Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序...
verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。...
LCD的驱动程序 用verilog HDL 编写 可以用于FPGA上 经过测试 可以使用...
verilog超详细的教程 数字集成电路设计入门--从HDL到版图,北大微电子学系,于敦山 ppt...