Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序,实际测试可用。可以直接跟上位机连接,传输数据。...
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序,实际测试可用。可以直接跟上位机连接,传输数据。...
DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法...
这是用Verilog HDL写的可调占空比分频控制器,可以挂在Avalon总线上使用...
精通verilog HDL语言编程源码之4--常用除法器设计...
精通verilog HDL语言编程源码之7——伪随机序列应用设计...