HDL设计全部资料 - 虫虫开发者社区

基于Verilog HDL实现的数字时钟设计，包含完整计数器逻辑与系统架构方案，适用于数字电路开发与FPGA学习。提供详细设计报告，涵盖模块划分与代码实现。

2026-03-01 2 HDL设计

2013-12-02 122 HDL设计

2013-12-15 88 HDL设计

Verilog hdl语言常用乘法器设计，可使用modelsim进行仿真

2017-01-02 83 HDL设计

Verilog hdl语言常用加法器设计，可使用modelsim进行仿真

2013-12-24 106 HDL设计

用verilog HDL实现I2C Master Controller 的设计，包括主程序设计和测试程序设计

2014-01-04 40 HDL设计

2016-08-20 137 HDL设计

2014-01-22 173 HDL设计

基于Verilog-HDL语言的时钟设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！

2021-12-20 3 HDL设计

本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法，在后四章，以应用系统为例详细讲解了系统设计的全过程。书中的全...

2022-07-11 3 HDL设计

HDL设计