Verilog HDL程序设计教程,以可综合的设计为重点
Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法，语法。...
HDL综合技术资料
📦 资源总数：3237
📄 技术文档：2
💻 源代码：6695
📚 HDL综合全部资料 (3237个)
verilog HDL 代码综合风格
verilog HDL 代码综合风格，非常适合初学者...
高级ASIC芯片综合
·【内容简介】本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深...
Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意...
Verilog HDL的基本知识--周立功Actel产品线
概述:数字通信和自动化控制等领域的高速度发展和世界范围的高技术竞争对数字系统提出了越来越高的要求，特别是需要设计具有实时信号处理能力的专用集成电路，要求把包括多个CPU内核在内的整个电子系统综合到一个...
Verilog HDL 数字设计教程(贺敬凯)
Verilog HDL 数字设计教程【作者：贺敬凯；出版社：西安电子科技大学出版社】（本资料为ppt） 内容简介：介绍了Verilog HDL语言，状态机设计，仿真，还有好几个可综合设计...
Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意...
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim...
verilog HDL原码 一种简单的同步FIFO原码
verilog HDL原码 一种简单的同步FIFO原码，可以被综合...
利用EDA工具和硬件描述语言（HDL）
利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统...