DSP优化的G.723.1代码
·详细说明:DSP优化的G.723.1的代码,支持5.3和6.3速率,可直接在DSP平台上编译,运行,占用CPU%8,效果很好-The optimized code of DSP can support 5300 and 6300 bps....
G.729算法技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
·详细说明:DSP优化的G.723.1的代码,支持5.3和6.3速率,可直接在DSP平台上编译,运行,占用CPU%8,效果很好-The optimized code of DSP can support 5300 and 6300 bps....
802.11a/b/g High Power MiniPCI–card with Atheros AR5414 chipset
EP2410 Series Indoor 802.11b and g WLAN Amplifiers Ordering informationType Number De
递归下降分析法 (1)E->TG (2)G->+TG|—TG (3)G->ε (4)T->FS (5)S->*FS|/FS (6)S->ε (7)F->(E) (8)F->i
对任意给定的文法G 构造LR(1) 项目集规范族,其中要实现CLOSURE(I)、GO(I,X)、FIRST 集合等。在此基础上, 构造了LR(1)分析表。然后对输入的句子进行语法分析,给出接受或出错报告。 程序采用文件输入输出方式。...
一个四位二进制加/减运算器。 要求:当控制端G=0时做加运算,G=1时做减运算。用发光二极管表示运算结果的正、负。用数码管显示运算结果:加运算时,相加之和不超过15,减运算时,结果可正可负,但都用原码表示。