FPGA-<b>CPLD</b>

数据结构课程设计数据结构B+树 B+ tree Library

数据结构课程设计数据结构B+树 B+ tree Library

标签： Library tree 数据结构树

上传时间： 2013-12-31

上传用户：semi1981
Altera FPGA／CPLD设计高级篇 335页 23.6M.pdf

可编程逻辑器件相关专辑 96册 1.77GAltera FPGA／CPLD设计高级篇 335页 23.6M.pdf

标签：

上传时间： 2014-05-05

上传用户：时代将军
FPGA／CPLD设计工具——Xilinx ISE使用详解 378页 71.7M.pdf

可编程逻辑器件相关专辑 96册 1.77GFPGA／CPLD设计工具——Xilinx ISE使用详解 378页 71.7M.pdf

标签：

上传时间： 2014-05-05

上传用户：时代将军
Altera FPGA／CPLD设计基础篇 332页 24.5M.pdf

可编程逻辑器件相关专辑 96册 1.77GAltera FPGA／CPLD设计基础篇 332页 24.5M.pdf

标签：

上传时间： 2014-05-05

上传用户：时代将军
Altera FPGA和CPLD设计学习笔记(特权完善)

Altera FPGA和CPLD设计学习笔记(特权完善)

标签： fpga cpld

上传时间： 2022-07-08

上传用户：
FPGA、CPLD视频教程和软件资料 67G，VHDL、Quartus资源

FPGA、CPLD视频教程和软件资料 67G，VHDL、Quartus资源文件较大，存在百度网盘，附件中提供了分享链接和提取码，打开即可转存或下载。

标签： fpga cpld vhdl quartus

上传时间： 2022-07-24

上传用户：
详细介绍了CPLD和FPGA的区别

详细介绍了CPLD和FPGA的区别，对新手理解FPGA和CPLD有极大的帮助。

标签： CPLD FPGA 详细介绍

上传时间： 2013-08-26

上传用户：天空说我在
FPGA／CPLD设计工具——Xilinx-ISE使用详解-378页-71.7M.rar

本书以FPGA/CPLD设计流程为主线，阐述了如何合理地利用ISE设计平台集成的各种设计工具，高效地完成FPGA/CPLD的设计方法与技巧。全书在介绍FPGA/CPLD概念和设计流程的基础上，依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等主要设计步骤在ISE集成环境中的实现方法与技巧。　　本书立足于工程实践，结合作者多年工作经验，选用大量典型实例，并配有一定数量的练习题。本书配套光盘收录了所有实例的完整工程目录、源代码、详细操作步骤和使用说明，利于读者边学边练，提高实际应用能力。　　本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。

标签： Xilinx-ISE FPGA CPLD 71.7

上传时间： 2013-06-24

上传用户：gut1234567
基于FPGA/CPLD实现的FFT算法与仿真分析

可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。

标签： FPGA CPLD FFT 算法

上传时间： 2013-07-18

上传用户：wpt
采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

标签： Rocket 2.5 高速串行收发器

上传时间： 2013-11-06

上传用户：smallfish