FPGA EDK

基于FPGA的DDS IP核设计方案

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

标签： FPGA DDS IP核设计方案

上传时间： 2013-11-06

上传用户：songkun
用VerilogHDL实现基于FPGA的通用分频器的设计

用VerilogHDL实现基于FPGA的通用分频器的设计

标签： VerilogHDL FPGA 分频器

上传时间： 2013-10-28

上传用户：xiaoxiang
基于FPGA的小数分频实现方法

基于FPGA的小数分频实现方法

标签： FPGA 小数分频实现方法

上传时间： 2013-10-11

上传用户：jiangxiansheng
FPGA实现2FSK数字信号调制解调

基于FPGA的调制和解调的数字信号有多种,包括2ASK、2FSK、2PSK等,文中介绍了2FSK信号的调制与解调,以及该信号的功率谱。最后提供验证结果,证明仿真结果符合要求。

标签： FPGA 2FSK 数字信号调制解调

上传时间： 2013-10-29

上传用户：caozhizhi
Xilinx-Spartan6 FPGA实现MultiBoot

通过Xilinx Spartan-6 FPGA 的Multiboot特性,允许用户一次将多个配置文件下载入Flash中,根据不同时刻的需求,在不掉电重启的情况下,从中选择一个来重配置FPGA,实现不同功能,提高器件利用率,增加系统安全性,降低系统成本。

标签： Xilinx-Spartan MultiBoot FPGA

上传时间： 2013-11-04

上传用户：z1191176801
Alter FPGA的设计流程以及DSP设计

Alter FPGA的设计流程以及DSP设计.

标签： Alter FPGA DSP 设计流程

上传时间： 2013-11-13

上传用户：caixiaoxu26
赛灵思如何让7系列FPGA的功耗减半

赛灵思采用专为 FPGA 定制的芯片制造工艺和创新型统一架构，让 7 系列 FPGA 的功耗较前一代器件降低一半以上。

标签： FPGA 赛灵思功耗减

上传时间： 2013-11-18

上传用户：liaofamous
降低赛灵思28nm 7系列FPGA的功耗

本白皮书介绍了有关赛灵思 28 nm 7 系列 FPGA 功耗的几个方面，其中包括台积电 28nm高介电层金属闸 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工艺的选择。

标签： FPGA 28 nm 赛灵思

上传时间： 2013-10-27

上传用户：giraffe
基于FPGA实时电话计费器的设计

实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA器件实现电话计费系统的方法，并给出了设计框图和详细设计过程。设计采用Veriiog_HDL硬件语言。

标签： FPGA 电话计费器

上传时间： 2013-10-28

上传用户：叶山豪
堆叠与载入赛灵思打造令人惊叹的FPGA

堆叠与载入赛灵思打造令人惊叹的FPGA

标签： FPGA 堆叠赛灵思

上传时间： 2013-10-31

上传用户：朗朗乾坤