AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
FPGA逻辑设计技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
PLC系统由电源、CPU和多个模拟及数字I/O模块组成,可控制、执行和监控复杂的机器变量;PLC设计用于多输入和输出配置,具有扩展的温度范围、卓越的电噪声抑制性能、抗震性和抗冲击能力。
PLC系统由电源、CPU和多个模拟及数字I/O模块组成,可控制、执行和监控复杂的机器变量;PLC设计用于多输入和输出配置,具有扩展的温度范围、卓越的电噪声抑制性能、抗震性和抗冲击能力。
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中,再从ROM 中把转换后的数据读取出来显示...
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明,DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工...
基于FPGA的USB2.0高速、低成本的虚拟逻辑分析仪的设计原理与实现方法:本文介绍了一种基于FPGA的USB2.0高速、低成本的虚拟逻辑分析仪的设计原理与实现方法。重点介绍了逻辑分析仪的触发方式设计
Xilinx ISE中文简明教程、Xilinx术语中文.pdf、Virtex 系列 FPGA 的配置和回读、FPGA设计检查清单.pdf、设计注意.pdf、逻辑设计注意列表.pdf