FPGA时钟设计
FPGA时钟设计技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
FPGA时钟设计 全部资料 500 份
基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。
基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。
2014-08-07
111
CDP1879和CDP1879C1实时时钟的设计指南
The CDP1879 and CDP1879C1 Real-Time Clocks [1] are 24pin devices, each consisting essentially of
2024-05-06
5