虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。

基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。

  • 资源大小:3 K
  • 上传时间: 2014-08-07
  • 上传用户:albert333
  • 资源积分:2 下载积分
  • 标      签: vhdl FPGA 数字闹钟 计时

资 源 简 介

基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。

相 关 资 源