FPGA时钟设计
FPGA时钟设计技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
FPGA时钟设计 热门资料
查看全部 500 份 →RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
2016-12-28
86
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PL...
2017-01-30
38
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MA...
2013-12-09
97