设计FIFO,使用VERILOG的一篇文章...
ASIC 设计中 包存储功能的fifo,TCP/IP,以太网2的应用...
可预取的fifo 的fpga 设计代码,满足异步时钟的操作...
一个异步FIFO的verilog实现论文...
FIFO和计数器以及时钟控制,用于程控交换机教学,与DSP和ADDA芯片配合完成程控交换机功能...
加载登录表单中...
加载注册表单中...
加载表单中...