This program would work fine only with a specific flash tool through PC printer port under EPP mode.Program is capable of identifying flash chip manufacturer, device type, capacity,... It also allows user to dump flash data, edit/revise the content of flash chip on the Screen, and re-write them back to the chip.
标签： specific program printer through
上传时间： 2014-01-16
上传用户：ywqaxiwang
戴尔大客户员工采购指南 1.什么是员工采购? EPP- Employee Purchase Program (员工采购计划), 是戴尔为大客户公司员工专门定制的采购计划，优惠提供高性价比的戴尔电脑及外设产品：在网 上最低促销价基础上再额外享受3％-5％现金折扣（特价品及有特殊说明的产品除外）, 并可以随心选择升级方案和更好的服务。 2.可以享受到什么样的优惠? 折扣机型:Inspiron & Vostro& XPS 单台机器额小于RMB 13999, 每个订单可打3％折扣（订单可含SNP&Kits等产品） 单台机器额大于RMB 13999, 每个订单可打5％折扣（订单可含SNP&Kits等产品） 3.如何定购? 1). 登陆戴尔官方网站:www.dell.com.cn 或参阅员工采购指南挑选机型 2). 致电或邮件联系Dell公司员工采购专职客户经理，为您提供咨询及订购服务 3).专享折扣订单确认及付款。付款方式：信用卡、网上银行转帐、银行电汇 4).需传真如下资料给客户经理，方便完成订购:A 员工签名确认的订单；B贵单位员工牌或工作证明或名片；C信用卡授权表或银行汇款底单 5).等待签收.机器签收后3-4个礼拜注意查收您的信件.发票将以挂号信的方式寄送
标签： Employee Purchase Program 采购
上传时间： 2014-01-05
上传用户：ommshaggar
AVR和PC机并口以EPP方式通信的源代码，与大家共享
上传时间： 2017-06-13
上传用户：13681659100
在altera fpga中实现EPP模式的并口通信程序
上传时间： 2017-06-26
上传用户：daguda
用verilog实现的EPP与sram通信的程序
上传时间： 2014-11-02
上传用户：a673761058
用vc＋＋实现的并口EPP模式读写程序，1，2，4字节
上传时间： 2017-06-27
上传用户：253189838
CAN-EPP上位机软件linux版的 带驱动程序和测试程序
上传时间： 2013-12-08
上传用户：xmsmh
基于EPP和计数器8254相位差的高精度测量
上传时间： 2019-07-31
上传用户：jyh1058
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使滤波器能够以高效的形式实现,也使得后端的混频能够工作在一个较低的速率上.经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,达到了现有通用DSP器件的处理能力的要求.针对多相滤波下变频与短数据快速测频算法的特点,用FPGA搭建了其实验模型,并利用微机EPP接口,对实验目标板进行控制并与其进行数据交换.利用FPGA的在线编程特性,可以方便灵活对各种实现方法加以验证、比较.同时也给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高.该平台也可用来对其他数字处理算法进行实现性分析与实验.参考软件无线电设计的概念和国内外相关文献,提出了多项滤波下变频结构的FPGA实现.传统的DDC通过数字混频、滤波、抽取实现数字下变频,在高速A/D和电子侦察环境条件下商用DDC不能使用.该文采用滤波器多相分解方法,按数字混频序列划分调谐信道,使用先抽取,后低通滤波,再混频的数字下变频结构,高效实现了变载频带通信号数字下变频.结合多相滤波下变频结构、算法对测频精度及速度的要求,提出了短数据快速测频算法的具体实现,使用流水线的设计方法,提高了系统的数据吞吐率,在尽可能短的时间内提供多相滤波下变频所需的载频位置信息.以上两部分的FPGA实现除了纯粹的算法模块外,还包括测试用的外围模块,以及运行于实验平台上的控制模块、缓存、数据控制等.这些模块也用FPGA来实现.
上传时间： 2013-06-22
上传用户：haoxiyizhong
