基于FPGA的HDLC协议控制器的设计
本文以符号多项式理论为基础，从理论上论证了任意长度比特组合的CRC校验码的并行算法，提出了并行CRC计算的数学模型，并且以8位二进制序列(即一个字节)为例，介绍了利用此数学模型计算校验码的方法，最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析，表明文中所提并行CRC算法的关键路径延迟...
Down技术资料
📦 资源总数：384
💻 源代码：10000
深入了解Down技术，探索其在信号处理、电源管理及数据传输中的独特应用。本页面汇集267个精选资源，从基础理论到高级实践，全面覆盖降压转换器设计、信号降频处理等关键领域。无论您是初学者还是资深工程师，这里都有助于提升您的专业技能，解决实际项目中遇到的挑战。立即访问，开启您的学习之旅！
🔥 Down热门资料
查看全部384个资源 »具有宽输入范围的微型单片降压型稳压器
Automotive batteries, industrial power supplies, distributedsupplies and wall transformers are all sources ofwide-ranging high voltage inpu...
3-V TO 5.5-V MULTICHANNEL RS-2
The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap ...
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键...
AP2406技术手册
The AP2406 is a 1.5Mhz constant frequency, slope compensated current mode PWM step-down converter. The device integrates a main switch and a synchrono...
💻 Down源代码
查看更多 »📂 Down资料分类