源码文件
-- MAX+plus II - generated Memory Initialization File -- Copyright (C) 1988-2002 Altera Corporation -- Any megafunction design…
DSP-CPLD 源代码
汇集 DSP-CPLD 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 5 / 50 页
源码文件
-- megafunction wizard: %LPM_CONSTANT% -- GENERATION: STANDARD -- VERSION: WM1.0 -- MODULE: lpm_constant -- ===============…
源码文件
--SEL_ampl library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sel_ampl is port ( k…
源码文件
--RSNAND library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity rsnand is port(r_in:in std_l…
源码文件
-- megafunction wizard: %LPM_ROM% -- GENERATION: STANDARD -- VERSION: WM1.0 -- MODULE: lpm_rom -- =========================…
源码文件
-- MAX+plus II - generated Memory Initialization File -- Copyright (C) 1988-2002 Altera Corporation -- Any megafunction design…
源码文件
--Key1模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity key1 is port( kin:in std_log…
源码文件
-- megafunction wizard: %LPM_ROM% -- GENERATION: STANDARD -- VERSION: WM1.0 -- MODULE: lpm_rom -- =========================…
源码文件
--addr_a_f library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity addr_a_f is port( sel: i…
源码文件
testrom_inst : testrom PORT MAP( address => address_sig, inclock => inclock_sig, outclock => outclock_sig, q => q_…