源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity sn7448 is po…
DSP-CPLD 源代码
汇集 DSP-CPLD 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 10 / 50 页
源码文件
-- 七段锁存译码驱动器，不带小数点，如需显示小数点，则输出结果或”10000000“ library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity decoder_4_16 …
源码文件
---------------二输入与门程序模块-------------- library ieee; use ieee.std_logic_1164.all; entity myand1 is port(a,b:in std_logic; q :…
源码文件
library ieee; use ieee.std_logic_1164.all; entity x_or2 is port ( in1 : in bit ; in2 : in bit ; out1 : out bit) ; end …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity myand is GEN…
源码文件
library ieee; use ieee.std_logic_1164.all; entity x_or is port ( in1 : in bit ; in2 : in bit ; out1 : out bit); end x_or; …
源码文件
---------------二输入或门程序模块（行为级）-------------- library ieee; use ieee.std_logic_1164.all; entity x_or1 is port ( in1 : in bit ; …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity fifo1 is po…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fifo is port( DataIn :in std_logic_vector…