DDR2-SDRAM

artera 的一个SDRAM 模型（verilog）

artera 的一个SDRAM 模型（verilog）

标签： verilog artera SDRAM 模型

上传时间： 2014-12-08

上传用户：1966640071
Altera 官方提供的SDRAM控制器,verilog的

Altera 官方提供的SDRAM控制器,verilog的

标签： verilog Altera SDRAM 控制器

上传时间： 2013-12-16

上传用户：ynwbosss
leon ep2s60 ddr use altera statix2 and add ddr sdram

leon ep2s60 ddr use altera statix2 and add ddr sdram

标签： ddr statix2 altera sdram

上传时间： 2017-03-19

上传用户：yan2267246
Data Sheet 512Mb D-die DDR SDRAM Specification

Data Sheet 512Mb D-die DDR SDRAM Specification

标签： Specification D-die Sheet SDRAM

上传时间： 2013-12-09

上传用户：dongbaobao
ddr sdram controller datd module source code

ddr sdram controller datd module source code

标签： controller module source sdram

上传时间： 2017-03-24

上传用户：xiaohuanhuan
blackfin开发板 BF533-sdram_memdma开发代码包括sdram读写

blackfin开发板 BF533-sdram_memdma开发代码包括sdram读写，dma使用开发环境为visul dsp 3.5

标签： sdram_memdma blackfin sdram 533

上传时间： 2014-01-21

上传用户：whenfly
基于FPGA的DDR2控制程序

基于FPGA的DDR2控制程序，用verilog编写的。

标签： FPGA DDR2 控制程序

上传时间： 2014-01-27

上传用户：bakdesec
详细介绍SDRAM原理的中文电子书籍

详细介绍SDRAM原理的中文电子书籍，希望对有兴趣的有所帮助

标签： SDRAM 详细介绍电子书籍

上传时间： 2017-04-08

上传用户：bibirnovis
基于Avalon的SDRAM控制器IP核

基于Avalon的SDRAM控制器IP核

标签： Avalon SDRAM IP核控制器

上传时间： 2013-11-25

上传用户：stella2015
经本人优化后的计算 MD5 的类 CMD5 类及动态库源程序,单线程在 Core 6320 CPU,DDR2 667内存时,忽略读取硬盘速度,每秒可计算150MB以上的数据,可直接做为计算MD5的工

经本人优化后的计算 MD5 的类 CMD5 类及动态库源程序,单线程在 Core 6320 CPU,DDR2 667内存时,忽略读取硬盘速度,每秒可计算150MB以上的数据,可直接做为计算MD5的工具,也可将其嵌入其它程序作为程序的一部分进行编译.

标签： MD5 CMD5 6320 Core

上传时间： 2017-04-16

上传用户：海陆空653