DDR
共 431 篇文章
DDR 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 431 篇文章，持续更新中。
开源的荔枝派原理图
Cortex-A8 单核1GHz，512MB DDR3 内存，外接TF卡作为系统存储， 可以上ubuntu/android双系统。
外设接口：USB-HOST，USB-OTG，并行RGB接口， CSI摄像头接口，音频接口，红外接口，I2C/USRT/SPI/SDIO接口若干，GPIO若干。
https://github.com/Zepan/ilichee
AST2400
The embedded ARM9 and DDR3 is clocked at 400MHz to meet the increasing performance requirements.
DSP C6748 二次boot程序
DSP C6748 二次boot程序，将norflash中的APP部分读取出来写入到DDR2中，DDR2在解析APP程序，跳转再运行，独家提供！
DDR2_协议规范_JESD79-2F
DDR2_协议规范_JESD79-2F
DDR的规范和协议，是英文版，非常详细。
请放心下载。
DDR2/DDR II（Double Data Rate 2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降沿同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能
DDR3 Spec
DDR3 specification for designer reference!
DDR SDRAM控制器verilog代码
DDR SDRAM控制器verilog代码，完整源码，工程实用，独家提供！！！
Xilinx DDR3最新VHDL代码(通过调试)
Xilinx DDR3最新VHDL代码(通过调试)，亲测通过！！
MT41K256M16
MT41K256M16
DDR3L SDRAM (1.35V) is a low voltage version of the
DDR3 (1.5V) SDRAM. Refer to the DDR3 (1.5V)
SDRAM data sheet specifications when running in
1.5V compatible mode.
DDR内存布线指导(Micron观点)
DDR布线规则，写的比较详细，有图游数据，供参考！
黑金AX7021开发板用户手册
<p>基于XILINX ZYNQ7000开发平台的开发板AX7021的功能介绍，核心板主要由ZYNQ7020 + 2 个DDR3 + eMMC + QSPI FLASH 的最小系统构成,</p><p>底板为核心板扩展了丰富的外围接口，其中包含5 路千兆以太网接口、4 路USB2.0 HOST</p><p>接口、1 路HDMI 输出接口、1 路SD Card 接口、1 路UART USB 接口、1
DDR3 IP核
<p>DDR3高速IP控制核，里面包括仿真、IP示例程序，实现乒乓FIFO操作<br/></p>
TQIMX6Q_COREC_V2 核心板原理图
<p>TQIMX6Q_COREC_V2 核心板原理图，CPU为IMX6，4个DDR3，8GBEMMC,详细清晰！</p>
高通骁龙MSM8916核心板 ARM Cortex-A53 四核 中文资料
<p>ARM Cortex-A53 四核android 高通MSM8916 核心板全网通，支持4G 通话</p><p>MSM8916 四核1.2GHz</p><p>内存：8G(EMMC)+1G(DDR3) 兼容16G+1G 16G+2G 32G+2G</p><p>android4.4</p><p>40.5mm*56.5mm*2.8mm</p><p>屏幕最高1920*1080</p><p>面向行业客
通用输入输出口 GPIO
<p>通用输入输出口 GPIO</p><p>端口</p><p> I/O端口主要功能是用于内部单片机和外设进行通信的媒介。一个端口最多有8个引脚。</p><p>引脚</p><p> 每个引脚都是独立的，也就是说当我们对其中一个引脚进行操作的时候不会影响到其他引脚。我们可以对引脚单独设置为数字输入或者数字输出。其中有些引脚还可以用着模拟输入和和外设中断。同一时刻只有一个功能映射到同
外部存储器接口 (EMIF)
<p>外部存储器接口 (EMIF) </p><p>EMIF接口：可实现DSP与不同类型存储器（SRAM、Flash RAM、DDR-RAM等）的连接。一般EMIF与FPGA相连，从而使FP储器（SRAM、Flash RAM、DDR-RAM等）的连接。</p><p><br/></p><p>外部存储器接口（EMIF），External Memory Interface，是TMS DSP器件上
xilinx的kintex-7系列XC325T开发板原理图
<p>xilinx的kintex-7系列XC325T开发板原理图。包含了pcie 10G 10/100/1000 ethernet, DDR3 ,等关键接口。</p>Xilinx KC705开发板官方原理图
Kintex7 XC7K325t原理图
DDR3 GTX PCIe 以太网模块 参考原理图<
Lattice FPGA LVDS 接口
<p>包括多个数据位和时钟的源同步接口已经成为电子系统中移动图像数据的常用方法。一个通用的标准是7:1 LVDS接口（用于通道连接，扁平电缆连接和摄像机连接），这已成为许多电子产品，包括消费电子设备、工业控制、医疗，汽车远程信息处理中的通用标准。如Sony的ECX337 OLED采用的就是7:1 LVDS的接口。7:1 LVDS信号示意图如下：</p><p>Lattice的ECP系列（ECP3，E
一种反熔丝FPGA设计
<p> 随着航天技术的发展，FPGA 等大规模逻辑器件越来越成为不可缺的角色; 同时处理数据量的增大、以及各类型接口电路的交叉使用，使得合理、可靠的高速接口设计成为衡量设计优劣的关键。而由于空间环境的特殊性，导致近年来在轨卫星产品中单粒子翻转( SEU) 频发，使得设计人员必须考虑将以SRAM 为基础的FPGA 设计移植到更为可靠的ASIC或反熔丝FPGA.</p><p> DDR( Double
通用输入输出口(GPIO)
<p>1概述</p><p> 端口</p><p> I/O端口主要功能是用于内部单片机和外设进行通信的媒介。一个端口最多有8个引脚。</p><p>引脚</p><p> 每个引脚都是独立的，也就是说当我们对其中一个引脚进行操作的时候不会影响到其他引脚。我们可以对引脚单独设置为数字输入或者数字输出。其中有些引脚还可以用着模拟输入和和外设中断。同一时刻只有一个功能映射到同一个引
DDR4设计概述以及仿真案例
<p>DDR4设计概述以及仿真案例，做DDR4 dimm参考</p>