该文档讲诉了一种基于FPGA的LVDS接口应用设计，不错的论文
Lattice FPGA LVDS 接口
资料详细技术说明
包括多个数据位和时钟的源同步接口已经成为电子系统中移动图像数据的常用方法。一个通用的标准是7:1 LVDS接口（用于通道连接，扁平电缆连接和摄像机连接），这已成为许多电子产品，包括消费电子设备、工业控制、医疗，汽车远程信息处理中的通用标准。如Sony的ECX337 OLED采用的就是7:1 LVDS的接口。7:1 LVDS信号示意图如下：
Lattice的ECP系列（ECP3，ECP5等），MachXO系列（XO2、XO3等）以及CrossLink等器件都支持7:1 LVDS的接口。下面以ECP5为例，简单的聊一聊Lattice的7：1 LVDS接口。Lattice的7:1 LVDS是基于Generic DDR接口，并借助相关的同步逻辑和时钟分频逻辑实现。接收端的接口要稍微复杂一点，在发送端的基础上，还需要一个PLL和字同步逻辑。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →