DDR

关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值

关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值

标签： SDRAM DDR 时序分析开发设计

上传时间： 2013-12-02

上传用户：894898248
DDR sdram 的vhdl实现

DDR sdram 的vhdl实现，包括各个模块的实现以及仿真文件

标签： sdram vhdl DDR

上传时间： 2016-12-05

上传用户：jichenxi0730
DDR SDRAM控制器的VHDL源代码

DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.

标签： SDRAM VHDL DDR 控制器

上传时间： 2014-11-01

上传用户：l254587896
用allegro画的DDR存储器电路。六层板设计

用allegro画的DDR存储器电路。六层板设计，很好的参考资料

标签： allegro DDR 存储器六层板

上传时间： 2014-11-28

上传用户：康郎
基于VHDL编写的DDR-SDRAM控制器的编程

基于VHDL编写的DDR-SDRAM控制器的编程，目前是业界常用的RAM控制器

标签： DDR-SDRAM VHDL 编写控制器

上传时间： 2017-01-19

上传用户：lz4v4
一套DDR OL 游戏源码.也就是所谓的SMO.内置SQL 及其完善的源码可以用作2次开发等

一套DDR OL 游戏源码.也就是所谓的SMO.内置SQL 及其完善的源码可以用作2次开发等

标签： DDR SMO SQL 源码

上传时间： 2014-01-20

上传用户：pkkkkp
ALTERA公司DDR ram controller资料

ALTERA公司DDR ram controller资料

标签： controller ALTERA DDR ram

上传时间： 2017-01-29

上传用户：qq21508895
利用fpga读写DDR的源代码实测可以使用

利用fpga读写DDR的源代码实测可以使用

标签： fpga DDR 读写源代码

上传时间： 2014-08-17

上传用户：fnhhs
leon ep2s60 DDR use altera statix2 and add DDR sdram

leon ep2s60 DDR use altera statix2 and add DDR sdram

标签： DDR statix2 altera sdram

上传时间： 2017-03-19

上传用户：yan2267246
Data Sheet 512Mb D-die DDR SDRAM Specification

Data Sheet 512Mb D-die DDR SDRAM Specification

标签： Specification D-die Sheet SDRAM

上传时间： 2013-12-09

上传用户：dongbaobao

DDR

关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值

DDR sdram 的vhdl实现

DDR SDRAM控制器的VHDL源代码

用allegro画的DDR存储器电路。六层板设计

基于VHDL编写的DDR-SDRAM控制器的编程

一套DDR OL 游戏源码.也就是所谓的SMO.内置SQL 及其完善的源码可以用作2次开发等

ALTERA公司DDR ram controller资料

利用fpga读写DDR的源代码实测可以使用

leon ep2s60 DDR use altera statix2 and add DDR sdram

Data Sheet 512Mb D-die DDR SDRAM Specification