DDR+RAM+Controller

DDR+RAM+Controller技术资料下载专区，收录868份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数
868

DDR+RAM+Controller 全部资料 868 份

一个动态可视化的MCS-51全功能模拟器,此模拟器可以让您在PC机上模拟运行MCS-51程序就如同在硬体上一样. 这模拟器提供8KB的程序空间,256字节的RAM,16KB的XRAM,2个16位的定时/计数器(T0与T1),一个实时时钟,...

2013-12-13 148 DDR+RAM+Controller

针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L...

2013-12-18 93 DDR+RAM+Controller

DS1302 是 DALLAS 公司推出的涓流充电时钟芯片 内含有一个实时时钟/日历和 31 字节静态 RAM 通过简 单的串行接口与单片机进行通信 实时时钟/日历电路提供秒 分 时 日 日期 月 年的信息 每月的天 数和闰年的天数可自...

2014-06-06 62 DDR+RAM+Controller

FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的...

2014-01-25 154 DDR+RAM+Controller

此为X102单片机 数码管显示电路及编程 键盘输入电路及编程 红外接收电路及编程 红外发送电路及编程 I2C总线电路及编程 计数器电路及编程 发光管电路及编 蜂鸣器电路及编程 扩展口电路及编程 RAM电路及编程

2013-12-11 72 DDR+RAM+Controller

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统...

2017-05-27 171 DDR+RAM+Controller

处理程序,在使用单片机作为控制cpu时,请稍作简化,具体的PID参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制,一般不采用浮点数运算,而将所有参数全部用整数,运算 到最后再除以一个2的N次方数据（相当于移位）,作类...

2013-12-19 138 DDR+RAM+Controller

这是一个比较典型的PID处理程序,在使用单片机作为控制cpu时,请稍作简化,具体的PID参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制,一般不采用浮点数运算,而将所有参数全部用整数,运算 到最后再除以一个2的N次方...

2014-01-07 111 DDR+RAM+Controller