Concept+HDL 技术资料

Verilog HDL 高级数字设计源码 _chapter4

Verilog HDL 高级数字设计源码 _chapter5

用verilog HDL写的操作SRAM的源码

基于Verilog HDL实现的数字时钟设计，包含完整计数器逻辑与系统架构方案，适用于数字电路开发与FPGA学习。提供详细设计报告，涵盖模块划分与代码实现。

解决核电厂安全仪控系统开发中的HDL编程难题，掌握Verilog与VHDL在A类功能系统中的应用，提升安全关键电路设计能力。

LVDS的应用的Verilog HDL例子程序，由altera公司提供。

《设计与验证Verilog HDL》光盘内容

周立功Verilog HDL黄金参考指南，学习VerriLog的东西。

verilog HDL语言编写的数字秒表，仿真已经通过，可供参考

用于FPGA的huffman算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。