Clock
共 475 篇文章
Clock 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 475 篇文章，持续更新中。
spi 通信的master部分使用的verilog语言实现
<p>spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。</p><p>module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);</p><p> input rstb,clk,mlb,start;</p><p> input
ADS8329 Verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串
<p>ADS8329 Verilog fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，可以做为你的设计参考。</p><p><br/></p><p>(</p><p> input clock, </p><p> input timer_clk_r,</p><p> input reset,&n
DDR4标准 JESD79_4
<p><br/>1. Scope ......................................................................................................................................................................... 1<br/>2. DDR4
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA
<p>基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>module top(</p><p> input  
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
<p>基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的</p><p>TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明
<p>基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从</p><p>ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>module top
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu
<p>FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>module top(</p><p> input &nbs
74HC595 A4950 MAX3232 ULN2003AD STM32F207VCT6 AD集成封装库
<p>74HC595 A4950 MAX3232 ULN2003AD STM32F207VCT6 AD集成封装库，原理图库器件型号列表：</p><p>Library Component Count : 53</p><p><br/></p><p>Name Description<
300个C51单片机设计proteus仿真源码软件源码: 100000秒以内的计时程序 10秒的秒表
<p>300个C51单片机设计proteus仿真源码软件源码:</p><p>100000秒以内的计时程序</p><p>10秒的秒表</p><p>12864LCD图形滚动演示</p><p>128X64LED</p><p>160128LCD图文演示</p><p>1602字符液晶滚动演示程序</p><p>1602液晶显示的DS1302实时时钟</p><p>16×16点阵(滚动显示)</p><p>16×1
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件
<p>FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>1 实验简介</p><p>在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图</p><p>片读出，写入到外部存储器，再通过 VGA
欧母龙PLC例程PLC控制器源码255个合集
<p>欧母龙PLC例程PLC控制器源码255个合集:</p><p>1600T俄罗斯压力机.rar</p><p>200吨压机程序 omron 的机子C系列的.rar</p><p>3MK136旧磨床现程序.rar</p><p>3电机延时控制启停.rar</p><p>5V编码器信号如何接入CP1H高数计数案例.rar</p><p>6路抢答器源码.rar</p><p>902002 OMRON.rar</p
电磁兼容 EMI Prevention in Clock-Distribution Circuits
<p>详细介绍电磁兼容原理，设计，及解决问题的方法原理</p>
I2C热插拔和SMBus缓冲器
The NCA9511 is a hot-swappable I2C bus buffer that <br />
supports I/O card insertion into a live backplane without <br />
corruption of the data and clock buses.<br />
VIP专区-3000套PLC实例程序
<font color="red">资源包含以下内容：</font><br/>1.2 COMP CHILLER.rar<br/>2.20-COMM-E Adapter Diagnostics.zip<br/>3.3 Phase Motor Startup Logic.zip<br/>4.500编程实例.rar<br/>5.550 OPTICOLOUR MOINITORING TM EDIT.rar
N-path+Filtering
his research aims at creating broadband tunable, fully integrated filters for the application of<br />
cognitive radio and signal classification receivers. The approach under study is the N-path filte
Mobile+Communications+An+Introduction+to+New+Media
Do you have a mobile phone? We think you probably do, one way or another. We<br />
would also guess that you might use it for many diff erent things in the course of your<br />
everyday life—as a tele
this source code for displayed clock & alarm in 2*16 LCD and writed in codevisionAVR for useable AVR
this source code for displayed clock & alarm in 2*16 LCD and writed in codevisionAVR for useable AVR mcu
8051 Clock_Multiplier 用於8051之OSC應用之Oscillator_COMS
8051 Clock_Multiplier 用於8051之OSC應用之Oscillator_COMS
8051 Clock_Multiplier 用於8051之OSC應用
8051 Clock_Multiplier 用於8051之OSC應用
clock design in the circuits
clock design in the circuits