VERILOG HDL 实际工控项目源码
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2...
Chip-R技术资料
📦 资源总数：1652
📄 技术文档：1
💻 源代码：237495
🔌 电路图：2
📚 Chip-R全部资料 (1652个)
用CPLD控制LED、数码管的显示源代码
工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。...
利用FPGA实现的可编程综合采样器
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA...
Allegro鼠标例程
鼠标例程\r\n\r\ninstall_mouse \r\nremove_mouse \r\nmouse_x \r\nmouse_y \r\nmouse_b \r\nmouse_pos \r\nsho...
在Allegro中等长设置的高级应用-Memory部分等长设置
在Allegro中等长设置的高级应用\r\n――Memory部分等长设置...
VHDL实现：单片机与FPGA接口通信源文件
程序主要用硬件描述语言（VHDL）实现：\r\n单片机与FPGA接口通信的问题...
Allegro User Preference功能介绍
在这里可以进行工作环境、界面和显示效果的一些设定，执行菜单\r\nSetup>User Preferences出现下面窗体，因为这里涉及的内容比较多，而且很多功\r\n能都很少用到，所以下面只针对一些...
常用CAD的作图软件Allegro入门指导培训讲义
常用CAD的作图软件Allegro入门指导培训讲义\r\n...
viterbi译码器的一种fpga实现
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用...
cadence psd14.0入门教程
cadence psd14.0入门教程\r\ncadence公司是全球最大的电子设计自动化公司\r\n...