数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n...
Chip-R技术资料
📦 资源总数：1652
📄 技术文档：4
💻 源代码：237495
🔌 电路图：2
📚 Chip-R全部资料 (1652个)
JTAG CPLD实现源代码
JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，...
Allegro 用户手册II
Allegro 是一套功能强大，但相对的也\r\n是一套相当复杂的系统...
VHDL源程序：半整数分频器电路
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n...
计PLD/FPGA时通常采用几种时钟类型
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且...
ASK调制与解调VHDL程序及仿真等多篇实例
ASK调制与解调VHDL程序及仿真 \r\nFSK调制与解调VHDL程序及仿真\r\nPSK调制与解调VHDL程序及仿真\r\n基带码发生器程序设计与仿真\r\n频率计程序设计与仿真...
Cadence 的中文使用手册
Cadence 的中文使用手册。作为流行的EDA 工具之一Cadence 一直以来都受到了广大EDA 工程师\r\n的青睐然而Cadence 的使用之繁琐又给广大初学者带来了不少麻烦作为\r\n一位过...
一个不错的cadence教程
这个是一个不错的cadence教程\r\n 这个是一个不错的cadence教程\r\n这个是一个不错的cadence教程...
VHDL源程序：16位计数器的设计
16位计数器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n...
Allegro 用户手册I
本书所要介绍的就是Cadence 公司所出品的Allegro Layout 软件工具，书中每\r\n个章节的出现顺序系按照实际的电路板设计流程而编排，而每一个章节又按照下\r\n列的方式编排，以期让使...