实现一个用于CDMA2000系统的短帧交织器,计算比较了12*16,13*15,14*14三种交织形式的性能!
上传时间： 2013-08-22
上传用户：zchpr@163.com
信号纠错---CRC校验参考设计。使用Xilinx公司器件
上传时间： 2013-08-24
上传用户：希酱大魔王
利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能
上传时间： 2013-09-03
上传用户：王庆才
16位计数器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n
上传时间： 2013-09-05
上传用户：weiwolkt
图1所示电路可将高频单端输入信号转换为平衡差分信号，用于驱动16位10 MSPS PulSAR® ADC AD7626。该电路采用低功耗差分放大器ADA4932-1来驱动ADC，最大限度提升AD7626的高频输入信号音性能。此器件组合的真正优势在于低功耗、高性能
上传时间： 2013-10-21
上传用户：佳期如梦
本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。
上传时间： 2013-11-10
上传用户：cc1
Precision 16-bit analog outputs with softwareconfigurableoutput ranges are often needed in industrialprocess control equipment, analytical and scientificinstruments and automatic test equipment. In the past,designing a universal output module was a daunting taskand the cost and PCB real estate associated with thisfunction were problematic, if not prohibitive.
上传时间： 2014-12-23
上传用户：如果你也听说
Altium_designer4层以上高速板布线的16个技巧
标签： Altium_designer 高速板布线
上传时间： 2013-10-30
上传用户：fdfadfs
Cadence 16.6 和谐方法 Cadence16.6 Allegro
上传时间： 2013-10-20
上传用户：sz_hjbf
ORCAD PSPICE 16.5crack文件,win7下亲测可用，内含详细破解过程和必要的文件
上传时间： 2013-11-15
上传用户：feifei0302
