PJAVA针对SH4系列CPU的JAVA虚拟机 PJAVA FOR SH4
上传时间： 2016-08-06
上传用户：fanboynet
ADE7755应用于单相CPU卡表的硬件设计原理图，可供参考，完整
上传时间： 2016-08-07
上传用户：shizhanincc
CPU卡的测试软件，用于CPU卡表的测试开发
上传时间： 2016-08-07
上传用户：lizhizheng88
CPU卡7816协议读卡DEMO
上传时间： 2014-01-18
上传用户：chenlong
本公司的单相CPU卡表的源程序代码，花2个月时间完成的
上传时间： 2013-12-03
上传用户：363186
可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---
标签： VerilogHDL RISC CPU 8位
上传时间： 2016-08-09
上传用户：zwei41
A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真，并可以用synplify进行综合。
标签： Relatively ModelSim Simple RISC
上传时间： 2014-06-27
上传用户：bjgaofei
Introduction: 1. Macro1: AddFailureModeCol is used to the test report generated from GNPO Rpt Tools i. You can just open the test report, apply AddFailureModeCol 2. Macro2: DPHU_Match is for the test report after meeting i. You open the DPHU_Format_26Dec.xls, then apply DPHU_Match, after the program starts to run, you select the after-meeting test report from which you want to generate a dphu report. ii. Use “Save As” instead of “Save” to save the generated dphu report. Because later on you still want to use the DPHU_Format_26Dec.xls as a template.
标签： AddFailureModeCol Introduction generated Macro1
上传时间： 2016-08-09
上传用户：爺的气质
这是一个GPS接收模块的RMC数据提取代码 使用AVR作为CPU，使用C语言编写。 通过串口回传显示
上传时间： 2013-12-27
上传用户：bcjtao
SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
标签： controller written NIOS2 using
上传时间： 2016-08-12
上传用户：王楚楚
