CPU卡7816协议读卡DEMO
上传时间： 2014-01-18
上传用户：chenlong
本公司的单相CPU卡表的源程序代码，花2个月时间完成的
上传时间： 2013-12-03
上传用户：363186
可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---
标签： VerilogHDL RISC CPU 8位
上传时间： 2016-08-09
上传用户：zwei41
A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真，并可以用synplify进行综合。
标签： Relatively ModelSim Simple RISC
上传时间： 2014-06-27
上传用户：bjgaofei
这是一个GPS接收模块的RMC数据提取代码 使用AVR作为CPU，使用C语言编写。 通过串口回传显示
上传时间： 2013-12-27
上传用户：bcjtao
SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
标签： controller written NIOS2 using
上传时间： 2016-08-12
上传用户：王楚楚
cpu控制板，实现软件运行平台，通讯，网络，串口等
上传时间： 2013-12-13
上传用户：songyue1991
8位risc cpu的编写，使用quartus软件对其进行写入，里面内置乘法器、除法器等模块
上传时间： 2016-08-13
上传用户：cc1915
ucos在atmel cpu上的移植案例，运行稳定
上传时间： 2014-01-25
上传用户：13188549192
和NIOS功能一样的CPU，可以在FPGA上运行,Verilog源代码
上传时间： 2013-12-22
上传用户：851197153
