CPU+IP核全部资料 - 虫虫开发者社区

hrisc cpu，为何只有vhdl选择呢？大家都用verilog的啊

2013-12-20 154 CPU+IP核

SPMC75 CPU　，产生３００点SPWM，经实验直接可连接控制变频逆变，unSP IDE 平台

2013-12-10 143 CPU+IP核

通过modelsim软件编写源代码并且仿真实现精简的CPU设计

2015-12-11 1 CPU+IP核

verilog cpu verilog程序

2024-04-21 5 CPU+IP核

soc中ip核集成时所采用的一种片上总线，开发的，为opencores所采用，wishbone片上总线指南

2014-01-23 89 CPU+IP核

2014-01-16 93 CPU+IP核

2013-10-28 93 CPU+IP核

　　QuartusII中利用免费IP核的设计　　作者：雷达室　　以设计双端口RAM为例说明。　　Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框...

2014-12-28 112 CPU+IP核

介绍了SoPC（System on a Programmable Chip）系统的概念和特点，给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证，证明了所设计的U...

2013-11-12 183 CPU+IP核

　　QuartusII中利用免费IP核的设计　　作者：雷达室　　以设计双端口RAM为例说明。　　Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框...

2013-10-18 187 CPU+IP核

CPU+IP核