资源包含以下内容：1.一种将异步时钟域转换成同步时钟域的方法.pdf2.华为 FPGA设计高级技巧Xilinx篇.pdf3.华为 Verilog基本电路设计指导书.pdf4.华为 大规模逻辑设计指导书.pdf5.华为FPGA设计流程指南.doc6.华为FPGA设计规范.doc7.华为_大规模逻辑设计指导书.pdf8.华为同步电路设计规范（密码：openfree）.pdf9.华为面经.doc10.时钟透传技术白皮书.pdf11.硬件工程师手册_全.pdf12.静态时序分析与逻辑...pdf13.华为FPGA设计全套资料合集19份
上传时间： 2013-04-15
上传用户：eeworm
电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式（MM） 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器（消电器、电中和器或离子平衡器） 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度（ESDS）检测及分类的常用标准 3.3.2 标准试验方法的主要内容（以MIL-STD-883E 方法3015.7为例） 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I－V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具－TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理
上传时间： 2013-07-13
上传用户：2404
本书是《单片机应用程序设计技术》（修订版）一书的姐妹篇。《单片机应用程序设计技术》的内容以程序设计的经验和技巧为主，而本书内容则以程序设计的基本算法为主，目的在于全面提高单片机程序设计者的软件素质。基本内容包括：单片机常用的线性数据结构和相关算法、排序和查找算法、树和图在单片机中的实现、常用的数据处理算法及常用编码方法等。从单片机系统的实际硬件环境出发，语言通俗易懂，使读者轻松地将单片机程序设计基本算法学到手。为加强学习效果和增加实用价值，本书配套了上机学习光盘，在光盘中还提供了最新修订的子程序库和相关调试工具软件，以及众多单片机资料。 本书可作为电子技术人员自学单片机程序设计基本算法的教材，也可供高等院校电子技术类专业本科生和研究生参考。
上传时间： 2013-07-17
上传用户：luyanping
目前,在电压互感器设计中,虽有人进行过可靠性设计利优化设计方面的研究,但采用的方法仍为传统方法.本文采用现代设计方法,它将有限元分析、可靠性设计技术利优化设计技术有机的结合起来,因此采用现代设计方法得到的方案比利用传统设计方法设计出的方案更加经济合理.首先,本文简单介绍了电压互感器的原理,描述了电压互感器的分类、基本参数和误差分析.第二,本文研究了电磁场有限元分析原理,介绍了麦克斯韦方程和电磁场微分方程.本文采用大型通用有限元分析软件ANSYS对电压互感器进行二维电磁场有限元分析,对电压互感器建立了有限元数学模型和网格剖分,对有限元模型加载了边界条件并进行了求解.研究了二维磁场分析单元PLANE53单元利电路模拟单元CIRCU124单元的特点及使用方法.第三,对电压互感器的瓷套部分进行了可靠性设计.瓷套所受的弯曲负荷应力很多,主要包括:风力负荷产生的弯曲应力,地震负荷产生的弯曲应力,产品运输中倾斜产生的弯曲应力.本文研究了瓷套的应力分布的确定方法,将多种应力叠加在一起,推出了应力分布参数的计算公式.瓷套的应力、强度利各设计变量均可认为服从正态分布,在设计时作为正态分布变量处理.本文应用应力-强度干涉理论,对电压互感器瓷套的可靠性设计方法进行了研究.第四,研究了ANSYS软件的优化设计模块,研究了采用ANSYS软件进行优化设计的步骤和优化工具及方法.利用ANSYS软件的参数化设计语言与其OPT模块,实现了有限元数值计算与优化设计的有机结合.并以额定一次电压35KV,额定二次电压100V,额定频率50HZ的电压互感器为例,进行了有限元分析计算利优化设计.根据电压互感器产品设计的实际情况,确定设计变量为绕组导线规格和铁心结构尺寸.优化循环结束以后,可以选择列出所有参数的数值,也可以只列出优化变量,可以用图显示指定的参数随序列号的变化情况,通过多方案的比较,得到最优方案.将现代设计方法应用于生产厂家,可节省研究开支,大大缩短开发周期,减少计算误差,减少试验费用,降低成本,提高产品的可靠性,因此本项目的研究具有良好的经济效益和社会效益.
上传时间： 2013-06-10
上传用户：tuilp1a
异步起动永磁同步电动机有别于调速永磁同步电动机，转子上设有起动绕组，具有在某一频率和电压下的自行起动能力，同传统的三相感应电动机相比，具有在宽负载范围内效率高、功率因数高的优点，符合国家“节能环保”的指导方向，有广泛的应用前景。 这种电机自问世以来，就受到普遍关注与重视，经过二十几年的研究与发展，三相异步起动永磁同步电动机的设计技术逐渐成熟，并且已经开始被用于某些工业场合，但由于转子磁路结构相对复杂，电动机的优化设计方法尚不完善，因而一直以来未得到大范围内的推广和应用。 本课题以此为切入点，以小功率三相异步起动永磁同步电动机的批量生产为目标，本着转子结构尽可能简单、加工工艺尽可能简化、同时电机性能尽可能提高的原则，对异步起动永磁同步电动机的优化设计方法进行研究。在研究过程中，作者应用Maxwell、Magneforce和Magnet等电机设计仿真软件，系统分析了永磁体的嵌放深度、定转子的齿槽配合、以及定转子的磁路饱和等问题对电机性能的影响，最终设计并制成一台容量为1.1kW的四极径向磁路式异步起动永磁同步电动机，样机的性能测试实验结果与仿真所得结果吻合，成本预算与各方面性能指标均满足设计需求。 在样机制成后，作者进一步对样机的设计进行了优化，实验结果证明所设计异步起动永磁同步电动机完全可以替代同规格的1.1kW，Y90S-4感应电动机。
上传时间： 2013-07-31
上传用户：坏坏的华仔
伺服系统是一种输出能够快速而精确地响应外部的输入指令信号的控制系统。伺服系统在工业控制和家用电气、航空航天等领域的应用越来越广泛。现代工业生产对伺服设备的性能也提出了越来越高的要求。因此，研制高性能、高可靠性的交流伺服系统有着十分重要的现实意义。 在伺服领域，永磁同步电机在结构特点和运行方式上具有比其它类型的传统伺服电机更为优秀的运行性能和更广泛的适用范围，被越来越多的应用到交流伺服系统。以数字信号处理技术为基础、以永磁同步电机为执行电机，采用高性能控制策略的全数字化永磁同步交流伺服控制系统必将成为伺服控制系统发展的趋势。 本论文在研究永磁同步电动机运行原理的基础上，详细讨论了磁场定向矢量控制理论，确定了id=0的控制策略和空间矢量脉宽调制(SVPWM)的电压调制方法。本文采用TI公司生产的专门用于电机控制的数字信号控制芯片DSP(TMS320LF2407A)作为控制系统核心处理芯片，设计了一套基于DSP的全数字永磁同步电动机伺服控制系统。论文详细论述了控制电路各部分及外围辅助电路的设计和调试，包括功率驱动电路，供电电路与电源电路以及传感器电路等等。软件开发均在TI的CCStudl02.2集成开发环境下完成，软件采用汇编语言编写，完成了主程序模块和子程序模块设计，实现了电流A/D采样、模型切换、转速PI调节等功能，实现了位置、速度和电流双闭环矢量控制，同时给出了主程序和各个子程序模块的流程图。 实验结果表明，基于DSP实现的全数字化交流伺服系统具有响应速度快、速度超调小、转矩脉动小等特点，具有良好的动静态特性以及较高的精度。基本达到了课题预期的效果，从而证明了系统设计的可行性。
上传时间： 2013-05-18
上传用户：bpbao2016
由于传统供电系统的固有缺陷，当单台电源供电时，一旦发生故障可能导致整个系统瘫痪，造成不可估计的损失。逆变电源并联技术是提高逆变电源运行可靠性和扩大供电容量的重要手段。并联技术可以提高逆变电源的通用性和灵活性，使系统设计、安装、组合更加方便，使可靠性进一步提高。 本文主要研究逆变电源输出的数字控制技术，以及逆变电源的并联控制策略，以改善逆变电源的输出性能，提高逆变电源的可靠性，并为分布式发电系统提供最基本的单元模块。本系统采用高频逆变技术，主电路前级采用BOOST升压，后级采用半桥逆变电路，以TI公司的TMS320F2806DSP为主控核心实现了系统的控制功能。本文主要研究内容如下： 1.首先介绍了当前的适合逆变电源的控制策略，分析了这些控制策略的优缺点，介绍了当前的适用于逆变电源并联运行的控制策略，并简单介绍了它们的原理； 2.介绍了逆变电源无线并联的关键技术，依据下垂并联控制的数学模型，对并联系统的功率下垂特性、功率解耦控制思想等方面进行了详细的分析； 3.通过对当前逆变电源控制策略的分析、研究，对所选的逆变电源主电路进行数学建模，设计了逆变电源三闭环调节控制器，并通过Matlab仿真工具进行仿真，验证了该控制策略的可行性； 4.建立了单相逆变电源无线并联控制系统的MATLAB仿真模型，并通过仿真实验对其进行了验证分析，结果表明：该基于下垂法控制的无线并联方案可以使系统实现对输出有功功率、无功功率和谐波功率的良好控制； 5.采用DSP为主控芯片，设计并制作了单相无线并联型逆变电源样机，给出并联型逆变单元输出滤波电感参数选择的工程设计方法和原则，并对上述的三闭环控制策略进行了实验测试，实验结果良好。
上传时间： 2013-04-24
上传用户：1079836864
近年来，以电池作为电源的微电子产品得到广泛使用，因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中，运算放大器是最基本的电路，所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中，必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能，所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究，分析了这些方法的工作原理和各自的优缺点，在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时，选择了两级直接共源一共栅输入级结构；为稳定运放输出共模电压，设计了共模负反馈电路，并进行了共模回路补偿；在偏置电路设计中，电流镜负载并不采用传统的标准共源-共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构；为了提高效率，在设计时采用了推挽共源极放大器作为输出级，输出电压摆幅基本上达到了轨对轨；并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数，对整个运放电路进行了设计，并通过了HSPICE软件进行了仿真。结果表明，当接有5 pF负载电容和20 kΩ负载电阻时，所设计的CMOS运放的静态功耗只有9.6 mW，时延为16.8ns，开环增益、单位增益带宽和相位裕度分别达到82.78 dB，52.8 MHz和76°，而所设计的BiCMOS运放的静态功耗达到10.2 mW，时延为12.7 ns，开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°，各项技术指标都达到了设计要求。
标签： CMOSBiCMOS 低压 低功耗
上传时间： 2013-06-29
上传用户：saharawalker
随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
华为的电子产品热设计规范，从理论到实践，非常经典、实用！！
上传时间： 2013-04-24
上传用户：13517191407
