Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设计，即使在现场也是如此。
上传时间： 2014-08-10
上传用户：sc965382896
cpld
上传时间： 2013-10-09
上传用户：guanliya
本资料是关于Altera FPGA的选型及开发，内容大纲是：Altera的 FPGA体系结构简介；Altera的 FPGA选型策略；嵌入式逻辑分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
上传时间： 2013-10-23
上传用户：tb_6877751
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
里面介绍了＂CPLD，FPGA软件编程＂，里面许多许多例子，还有原代码，我也是辛苦才收集到的资料，希望能给其他工程师派上用场．
标签： CPLD
上传时间： 2014-01-14
上传用户：王者A
CPLD程序，ALTERA公司的EPM7128SLC84-10,PLCC84封装，已经调试过的程序，包含仿真文件，波形文件，VHDL语言程序，电路图以及PCB板和系统原理图，非常有用，尤其是初学EDA和CPLD、FPGA器件的人
上传时间： 2016-10-25
上传用户：youke111
广东工业大学硕士学位论文 (工学硕士) 基于FPGA的PCIE数据采集卡设计数据采集处理技术与传感器技术、信号处理技术和PC机技术共同构成检测 技术的基础，其中数据采集处理技术作为实现自动化检测的前提，在整个数字化 系统中处于尤为重要的地位。对于核磁共振这样复杂的系统设备，实现自动化测 试显得尤为必要，又因为核磁共振成像系统的特殊性，对数据的采集有特殊要求， 需要根据各种脉冲序列的不同要求设置采样点数和采样间隔，根据待采信号的不 同带宽来设置采样率，将系统成像的数据采集下来进行处理，最后重建图像和显 示。因此本文基于现有的采集技术开发专门应用于核磁共振成像的数据采集卡。 该采集卡从软件与硬件两个方面对基于FPGA的PCIE数据采集卡进行了研 究，并完成了实物设计。软件方面以FPGA为核心芯片完成数据采集卡的接口控 制以及数据处理。通过Altera的GXB IP核对数据进行捕捉，同时根据实际需要 设计了传输协议，由数据处理模块将捕捉到的数据通过CIC滤波器进行抽取滤 波，然后将信号存入DDR2 SDRAM存储芯片中。在传输接口设计上采用PCIE 总线接口的数据传输模式，并利用FPGA的IP核资源完成接口的逻辑控制。 硬件部分分为FPGA外围配置电路、DDR2接口电路、PCIE接口电路等模 块。该采集卡硬件系统由Flash对FPGA进行初始化，通过FPGA配置PCIE总 线，根据FPGA中PCIE通道引脚的要求进行布局布线。DDR2接口电路模块依 据DDR2芯片驱动和接收端的电平标准、端接方式确定DDR2与FPGA之间通 信的各信号走线。针对各个模块接口电路的特点分别进行眼图测试，分析了板卡 的通信质量，对整个原理图布局进行了设计优化。 通过测试，该数据采集卡实现了通过CPLD对FPGA进行加载，并在FPGA 内部实现了抽取滤波等高速数字信号处理，各种接IsI和控制逻辑以及通过大容量 的DDR2 SDRAM缓存各种数据处理结果正确。经系统成像，该采集卡采集下来 的数字信息可通过图像重建准确成像，为核磁共振成像系统的工程实现打下了良 好的成像基础。
上传时间： 2022-06-21
上传用户：fliang
对于CPLD、FPGA和HardCopy? ASIC设计，Quartus? II软件10.1是业界性能和效能首屈一指的软件，现在可以下载。这一最新版软件引入了Qsys，它是功能强大的系统集成新工具。在Quartus II订购版软件10.1中以beta版的形式提供Qsys，它提高了系统开发速度，支持设计重用，从而缩短了FPGA设计过程，减轻了工作量。
上传时间： 2013-06-10
上传用户：yd19890720
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或释放，其触点接通或断开电路。CMOS模拟开关是一种可控开关，它不象继电器那样可以用在大电流、高电压场合，只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理 1.四双向模拟开关CD4066 CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关，每个模拟开关有输入、输出、控制三个端子，其中输入端和输出端可互换。当控制端加高电平时，开关导通；当控制端加低电平时开关截止。模拟开关导通时，导通电阻为几十欧姆；模拟开关截止时，呈现很高的阻抗，可以看成为开路。模拟开关可传输数字信号和模拟信号，可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小，典型值为－50dB。
上传时间： 2013-10-27
上传用户：bibirnovis
