CPLD-<b>fpGA</b>

基于CPLD／FPGA的出租车计费器

基于CPLD／FPGA的出租车计费器

标签： CPLD FPGA 出租车计费器

上传时间： 2016-03-09

上传用户：hakim
用VHDL语言在CPLD／FPGA上实现浮点运算

用VHDL语言在CPLD／FPGA上实现浮点运算，资源多多共享,不亦乐乎!

标签： VHDL CPLD FPGA 语言

上传时间： 2014-01-21

上传用户：invtnewer
VHDL在CPLD和FPGA设计中的应用,期刊论文

VHDL在CPLD和FPGA设计中的应用,期刊论文，讲述复杂逻辑器件的语言用法

标签： VHDL CPLD FPGA 中的应用

上传时间： 2016-10-24

上传用户：ynsnjs
ispLEVER是LATTICE的CPLD、FPGA继承开发环境

ispLEVER是LATTICE的CPLD、FPGA继承开发环境，ISPLEVER许可文件--ISPLEVER6.0-7.1的注册机

标签： ispLEVER LATTICE CPLD FPGA

上传时间： 2014-03-05

上传用户：leehom61
东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.

东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.

标签： Verilog CPLD FPGA VHDL

上传时间： 2017-03-20

上传用户：aix008
关于cpld和fpga变成的资料很有用

关于cpld和fpga变成的资料很有用，适合各个层次的开发者。

标签： cpld fpga

上传时间： 2013-12-21

上传用户：685
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不

樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣

标签： MIN 元素 tree

上传时间： 2017-05-14

上传用户：日光微澜
欧几里德算法：辗转求余　　原理: gcd(a,b)=gcd(b,a mod b)　　当b为0时,两数的最大公约数即为a　　getchar()会接受前一个scanf的回车符

欧几里德算法：辗转求余　　原理: gcd(a,b)=gcd(b,a mod b)　　当b为0时,两数的最大公约数即为a　　getchar()会接受前一个scanf的回车符

标签： gcd getchar scanf mod

上传时间： 2014-01-10

上传用户：2467478207
基于CPLD／FPGA的可编程逻辑器件

基于CPLD／FPGA的可编程逻辑器件，借助单片机AT89C51；利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。

标签： CPLD FPGA 可编程逻辑器件

上传时间： 2013-12-26

上传用户：JIUSHICHEN
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲

本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。

标签： FPGA PLUS MAX CPLD

上传时间： 2014-02-01

上传用户：wff