CPLD+VHDL

在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。

2014-01-07 136 CPLD+VHDL

昨天在论坛上看到有人帖出了他写的并串转换VHDL代码，但是他自己说有问题，但是不知道怎么改。我大概看了一下，发现思路还是比较乱的。于是就写下了我自己的并串转换代码。

2015-08-14 185 CPLD+VHDL

在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。

2013-12-16 80 CPLD+VHDL

在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时...

2016-08-25 57 CPLD+VHDL

2014-01-23 35 CPLD+VHDL

2013-12-10 182 CPLD+VHDL

2013-12-23 117 CPLD+VHDL

2013-12-17 62 CPLD+VHDL

CPLD+VHDL 热门资料