用VHDL语言设计基于FPGA器件的高采样率FIR滤波器 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计 2013-08-07 68 CPLD+VHDL
应用VHDL技术设计嵌入式全数字锁相环路的方法 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。 2013-08-11 73 CPLD+VHDL