CPLD+VHDL技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
使用Vhdl语言实现数字电路全加器功能,算法比较简单,供初学者参考。
八段数码管的显示的小程序,环境是VHDL
vhdl语言编写的电子密码锁的键盘程序,本源码复制在word中,请黏贴到MAXPLUS等相应软件下运行
采用VHDL语言编写8线-3线优先编码器,在MAX+plus软件下实现。
直流电机的VHDL源程序,经过编译和仿真.
一个八分频的VHDL程序,经过编译和仿真.
一个全加器的VHDL程序,经过编译和仿真.
一个1.5分频的VHDL程序,经过编译和仿真.
加载登录表单中...
加载注册表单中...
加载表单中...