当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCORE)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP CORE，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-05-28
上传用户：koulian
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具CORE Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-04-24
上传用户：gzming
·详细说明：Goertzel算法是DTMF信号检测的核心，它利用二极点的IIR滤波器计算离散傅立叶变换值，快速有效的提取输入信号的频谱信息。-Goertzel algorithm is the DTMF signal examination CORE, it uses two extremes the IIR filter computations to be separated Fourier t
上传时间： 2013-04-24
上传用户：moshushi0009
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL和内核\\r\\n第四章 综合后的项目执行\\r\\n第五章 不同类型结构的仿真
上传时间： 2013-08-20
上传用户：cuibaigao
微弱信号检测装置 四川理工学院 刘鹏飞、梁天德、曾学明 摘要： 本设计以TI的Launch Pad为核心板，采用锁相放大技术设计并制作了一套微弱信号检测装置，用以检测在强噪声背景下已知频率微弱正弦波信号的幅度值，并在液晶屏上数字显示出所测信号相应的幅度值。实验结果显示其抗干扰能力强，测量精度高。 关键词：强噪声；微弱信号；锁相放大；Launch Pad Abstract: This design is based on the Launch Pad of TI CORE board, using a lock-in amplifier technique designed and produced a weak signal detection device, to measure the known frequency sine wave signal amplitude values of the weak in the high noise background, and shows the measured signal amplitude of the corresponding value in the liquid crystal screen. Test results showed that it has high accuracy and strong anti-jamming capability. Keywords: weak signal detection; lock-in-amplifier; Launch Pad 1、引言 随着现代科学技术的发展，在科研与生产过程中人们越来越需要从复杂高强度的噪声中检测出有用的微弱信号，因此对微弱信号的检测成为当前科研的热点。微弱信号并不意味着信号幅度小，而是指被噪声淹没的信号，“微弱”也仅是相对于噪声而言的。只有在有效抑制噪声的条件下有选择的放大微弱信号的幅度，才能提取出有用信号。微弱信号检测技术的应用相当广泛，在生物医学、光学、电学、材料科学等相关领域显得愈发重要。 2、方案论证 针对微弱信号的检测的方法有很多，比如滤波法、取样积分器、锁相放大器等。下面就针对这几种方法做一简要说明。 方案一：滤波法。 在大部分的检测仪器中都要用到滤波方法对模拟信号进行一定的处理，例如隔离直流分量，改善信号波形，防止离散化时的波形混叠，克服噪声的不利影响，提高信噪比等。常用的噪声滤波器有：带通、带阻、高通、低通等。但是滤波方法检测信号不能用于信号频谱与噪声频谱重叠的情况，有其局限性。虽然可以对滤波器的通频带进行调节，但其噪声抑制能力有限，同时其准确性与稳定性将大打折扣。
上传时间： 2013-11-04
上传用户：lty6899826
The CORE voltages for FPGAs are moving lower as a resultof advances in the fabrication process. The newest FPGAfamily from Altera, the Stratix® II, now requires a COREvoltage of 1.2V and the Stratix, Stratix GX, HardCopy®Stratix and CycloneTM families require a CORE voltage of1.5V. This article discusses how to power the CORE and I/Oof low voltage FPGAs using the latest step-down switchmode controllers from Linear Technology Corporation.
上传时间： 2013-10-08
上传用户：wangfei22
Speed and accuracy don’t always go hand-in-handin DC/DC converter systems—that is, until now. TheLTC3811 is a dual output, fi xed frequency current modeDC/DC switching regulator controller designed for one oftoday’s most demanding power supply applications: highcurrent, low voltage processor CORE supplies.
上传时间： 2013-11-21
上传用户：aix008
光伏发电是未来新能源发电重要方向之一，而光伏变流器是光伏发电系统的核心。介绍一种基于微网理念的光伏变流器设计。以该变流器为核心的光伏发电系统可以看做一个小型的微网系统。该系统能根据外部电网情况，工作于并网模式和离网模式。介绍了该系统的各个组成部件的设计以及变流器主电路部分器件的选型。最后，由实验样机进行测试。试验结果验证了电路拓扑结构及控制方案的可行性，也说明了系统参数设计方法的正确性。 Abstract: Solar Photovoltaic generation is an important direction of new energy power generation in the future，while photovoltaic converter is the CORE of photovoltaic generation system. This paper deals with a study on photovoltaic inverter based on the concept of microgrid. This paper describes a system whose CORE component is the photovoltaic inverter，can work on grid-connected mode or run independently according to the external situation. The paper simply describes the main components of the system. At last，the prototype was produced and tested. Test result has proved feasibility of circuit topology structure and controlling scheme and shown correctness of system parameters.Key words: PV inverter； microgrid； off-grid； storage battery
上传时间： 2014-12-24
上传用户：Shaikh
为了提高PCB板制作的效率，改变传统的化学腐蚀制板工艺，使用机械仿形铣制作电路板的方法，设计了以ATMEGA16单片机为核心部件的PCB板雕刻机控制系统。其中包括PCB雕刻机的基本功能、主要硬件电路设计和软件的实现流程，并给出了相关设计电路。重点分析了雕刻机步进电机的驱动电路以及主轴电机的驱动电路，该雕刻机经实际运行，系统工作良好，可有效提高PCB板的制作效率。 Abstract: In order to improve the efficiency of production of PCB board and change the traditional chemical etching plates， using of mechanical copying milling method makes circuit boards，this paper introduces the PCB engraving machine control system used ATMEGA16 microcomputer as the CORE components. It includes basic function， the hardware circuit design and software realization process， and gives the corresponding circuit design.It analyses the drive circuit of engrawing machine stepper motor and spindle motor in detail. This engraving machine by practical operation， the system works well， which can effectively improve the production efficiency of PCB board.
上传时间： 2013-10-17
上传用户：liangliang123
HIGH SPEED 8051 μC CORE - Pipe-lined Instruction Architecture; Executes 70% of Instructions in 1 or 2 System Clocks - Up to 25MIPS Throughput with 25MHz System Clock - 22 Vectored Interrupt Sources MEMORY - 4352 Bytes Internal Data RAM (256 + 4k) - 64k Bytes In-System Programmable FLASH Program Memory - External Parallel Data Memory Interface – up to 5Mbytes/sec DIGITAL PERIPHERALS - 64 Port I/O; All are 5V tolerant - Hardware SMBusTM (I2CTM Compatible), SPITM, and Two UART Serial Ports Available Concurrently - Programmable 16-bit Counter/Timer Array with 5 Capture/Compare Modules - 5 General Purpose 16-bit Counter/Timers - Dedicated Watch-Dog Timer; Bi-directional Reset CLOCK SOURCES - Internal Programmable Oscillator: 2-to-16MHz - External Oscillator: Crystal, RC, C, or Clock - Real-Time Clock Mode using Timer 3 or PCA SUPPLY VOLTAGE ........................ 2.7V to 3.6V - Typical Operating Current: 10mA @ 25MHz - Multiple Power Saving Sleep and Shutdown Modes 100-Pin TQFP (64-Pin Version Available) Temperature Range: –40°C to +85°C
标签： C8051F020
上传时间： 2013-10-12
上传用户：lalalal
