CMOS PLL技术文档与数据手册 - 虫虫开发者社区

PDF文档

2013-12-20 61 次下载

CMOS PLL

PDF文档

锁相环是一种反馈系统，其中电压控制振荡器(VCO)和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度。锁相环可用来从固定的低频信号生成稳定的输出高频信号等。

2013-11-22 175 次下载

CMOS PLL

PDF文档

闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路

2013-10-20 154 次下载

CMOS PLL

PDF文档

通常以为TTL门的速度高于“CMOS门电路。影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻数值。电阻数值越大，作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。…

2013-11-22 135 次下载

CMOS PLL

PDF文档

2013-11-16 48 次下载

CMOS PLL

PDF文档

2014-10-27 52 次下载

CMOS PLL

PDF文档

开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或释放，其触点接通或断开电路。CMOS模拟开关是一种可控开关，它不象继电器那样可以用在大电流、高电压场合，只适于处理幅度不超过其工作电压、…

2013-10-27 189 次下载

CMOS PLL

PDF文档

模拟cmos集成电路设计 ———拉扎维

2015-05-30 2 次下载

CMOS PLL

PDF文档

拉扎维经典著作，陈贵灿等翻译。介绍了mos工艺短沟道效应\ 单级和差动放大频响反馈/震荡/封装工艺等

2015-09-12 4 次下载

CMOS PLL

PDF文档

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = M…

2013-11-05 197 次下载

CMOS PLL