CMOS PLL 技术资料

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，…

pll 相關paper,可參考! 內含各模塊架構及模擬，歡迎參考!

专辑类-可编程逻辑器件相关专辑-96册-1.77G PLL电路-3.8M.zip

easy pll,很好的PLL(锁相环设计工具)!

PLL用Maltab编的，希望大家多交流

PLL论文文档，可以参考一下，希望能给大家帮助

verilog model of a PLL

Altera Quartus to Pll Source

verilog PLL的代码，和PLL 的功能介绍，希望能通过，只是简单了点

PLL设计问题汇集，值得看一下！