📚 CLK技术资料

📦 资源总数：176
💻 源代码：34909

📚 CLK全部资料 (176个)

功能要求: (1) start为”1”时，步进电机转动。 start为”0”时，步进电机停转。 (2) 预设step_in为常数，当clk为上升沿，load和start为”1’加载时，电机开始...

📅

积分梳状滤波器，CIC设计，三级CIC抽取器实例：cic3_decimator.V module cic3_decimator(clk, x_in, y_out)...

📅

分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频...

📅

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、...

📅

（1） 计数器的输入为RST（复位），EN（使能），CLK（时钟），U_D（up_down加/减选择）；输出为COUT（进位/借位输出），CQ（3：1）（数值输出）； 范围65536。...

📅

void IIC_Init(void) {                      &n...

📅

二、 特性说明 • •  采用功率CMOS  工艺 • •  显示模式(10 段×7 位) • •  键扫描（10 ×2bit ） • •  辉度调节...

📅