Verilog的135个经典设计 实例
【例3.1]4位全加器module adder 4（cout，sum i na，i nb，cin）；output[3：0]sum output cout；input[3：0]i na，i nb；input cin；assign（cout，suml=i na +i nb+ci n；endmodule【...
CL-YB技术资料
📦 资源总数：32
📄 技术文档：1
💻 源代码：19176
🔥 CL-YB热门资料
查看全部32个资源 »四套CCS 视频教程合集，新手入门适用
CCS6.1新手入门（视频教程） ccs3.3视频教程 CCS教学视频.rar CL-CCS教程...
📄 CL-YB技术文档
查看更多 »💻 CL-YB源代码
查看更多 »📂 CL-YB资料分类