地震波正演和显示模块，来源于SU,作了修改，可以不依赖于SU的头文件和库，可以独立编译运行。
上传时间： 2016-02-06
上传用户：洛木卓
移动通讯部门的多区域电话号码分类和统计模块
上传时间： 2016-02-15
上传用户：爺的气质
VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。
上传时间： 2016-02-16
上传用户：wfl_yy
详细介绍超宽带无线电的各个模块和MATLAB实现
上传时间： 2016-03-27
上传用户：xauthu
W78E58与1305液晶模块的接口程序
上传时间： 2013-12-22
上传用户：refent
*项目名称：实时时钟模块 时钟芯片型号：DS1302 * *功能描述：作为一个时钟设置和读取模块 * *开始时间：06年02月10日 * *结束时间： *
上传时间： 2016-04-11
上传用户：nairui21
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用
标签： Verilog ASSIGN ALWAYS FPGA
上传时间： 2016-04-27
上传用户：daoxiang126
基于ARM7 TDMI 的SoC 片内AC97 模块和片外CODEC UCB1400 ,采用ITU T 的G. 721 算法设计 语音处理系统 提出一种基于低端RISC 核的语音系统设计方案。该方案结合SoC 的片内eSRAM 模块 进行性能优化 通过在流片后的实际样机上验证,编码速率为19. 88 KB/ s ,解码速率为22. 68 KB/ s ,达到 了语音实时性要求。
上传时间： 2016-05-10
上传用户：zhuoying119
时钟和复位模块的仿真程序设计，用Modelsim仿真
上传时间： 2013-12-21
上传用户：ls530720646
JSP开发学生成绩管理 分教师学生和管理员模块
上传时间： 2016-05-23
上传用户：思琦琦
