高清电子书-C++ Primer Plus, 第6版英文版 1438页Learning C++ is an adventure of discovery, particularly because the language accommodates several programming paradigms, including object-oriented programming, generic programming, and the traditional procedural programming.The fifth edition of this book described the language as set forth in the ISO C++ standards, informally known as C++99 and C++03, or, sometimes as C++99/03. (The 2003 version was largely a technical correction to the 1999 standard and didn’t add any new features.) Since then, C++ continues to evolve.As this book is written, the international C++ Standards Committee has just approved a new version of the standard.This standard had the informal name of C++0x while in development, and now it will be known as C++11. Most contemporary compilers support C++99/03 quite well, and most of the examples in this book comply with that standard. But many features of the new standard already have appeared in some implementations, and this edition of C++ Primer Plus explores these new features. C++ Primer Plus discusses the basic C language and presents C++ features, making this book self-contained. It presents C++ fundamentals and illustrates them with short, to-the-point programs that are easy to copy and experiment with.You learn about input/output (I/O), how to make programs perform repetitive tasks and make choices, the many ways to handle data, and how to use functions.You learn about the many features C++ has added to C, including the followi
标签： C++
上传时间： 2022-02-19
上传用户：trh505
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带丰富的Block RAM资源； 10M02SCU169C8G芯片逻辑单元数为2K LE； QM_MAX10_10M02SCU169开发板板载Silicon Labs的CP2102芯片来实现USB转串口功能； QM_MAX10_10M02SCU169开发板板载MP2359高效率DC/DC提供CPLD芯片工作的3.3V电源； QM_MAX10_10M02SCU169开发板引出了两排50p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_MAX10_10M02SCU169开发板引出了芯片的3路按键用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的3路LED用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部自带丰富的Block RAM资源； 10CL006YU256C8G芯片逻辑单元数为6K LE； QM_Cyclone10_10CL006开发板板载MP2359高效率DC/DC提供FPGA芯片工作的3.3V电源； QM_Cyclone10_10CL006开发板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_Cyclone10_10CL006开发板引出了芯片的3路按键用于测试； QM_Cyclone10_10CL006开发板引出了芯片的2路LED用于测试； QM_Cyclone10_10CL006开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：qingfengchizhu
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计资料QM_ XC7A35T开发板主要特征参数如下所示： 主控FPGA：XC7A35T-1FTG256C； 主控FPGA外部时钟源频率：50MHz； XC7A35T-1FTG256C芯片内部自带丰富的Block RAM资源，达到了1,800kb； XC7A35T-1FTG256C芯片逻辑单元数为33,280； QM _XC7A35T板载N25Q064A SPI Flash芯片，8MB(64Mbit)的存储容量； QM _XC7A35T板载256MB镁光的DDR3存储器，型号为MT41K128M16JT-125:K； QM _XC7A35T提供核心板芯片工作的3.3V电源，有一路3.3V的LED电源指示灯，板载高性能DC/DC芯片给FPGA 1.0V Core电压，DDR3 1.5V电压供电以及VDD_AUX的1.8V电压； QM _XC7A35T引出了两排2x32p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM _XC7A35T引出了芯片的2路按键用于测试,其中一路用于PROGROM_B信号编程按钮； QM _XC7A35T引出了芯片的3路LED灯用于测试，其中一路LED为FPGA_DONE信号指示灯； QM _XC7A35T引出了芯片的JTAG调试端口，采用单排6p、2.54mm间距的排针；
标签： DDR3
上传时间： 2022-05-11
上传用户：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的Block RAM资源；➢ EP4CE15F23C8N芯片逻辑单元数为15K LE；➢ Cyclone IV EP4CE15板载W25Q064 SPI Flash芯片，8MB字节的存储容量；➢ Cyclone IV EP4CE15板载Winbond 32MB的SDRAM，型号为W9825G6KH-6；➢ Cyclone IV EP4CE15核心板板载MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V电源；➢ Cyclone IV EP4CE15核心板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等；➢ Cyclone IV EP4CE15核心板引出了芯片的3路按键用于测试；➢ Cyclone IV EP4CE15核心板引出了芯片的2路LED用于测试；➢ Cyclone IV EP4CE15核心板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：zhanglei193
本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数，给出生成实例；介绍LVDS技术规范、源同步实现方案和去偏移技术，讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。
上传时间： 2022-06-11
上传用户：
《HeadFirstJava》是一本完整地面向对象(object-oriented，OO)程序设计和Java的学习指导用书，根据学习理论所设计，你可以从程序语言的基础开始，到线程、网络与分布式程序等项目。重要的是，你可以学会如何像一个面向对象开发者一样去思考，而且不只是读死书。 在这里，你可以会玩游戏、拼图、解谜题以及以意想不到的方式与Java交互。 在这些活动中，你还会写出一堆真正的Java程序，如一个船舰炮战游戏和一个网络聊天程序等等。 “HeadFirst系列”图文并茂学习方式能让你快速地在脑海中掌握住知识，敞开心胸准备好学习这些关键性的主题： ★Java程序语言 ★面向对象程序开发 ★Swing图形化接口 ★使用JavaAPI函数库 ★编写、测试与布署应用程序 ★处理异常；多线程 ★网络程序设计 ★集合与泛型
标签： java
上传时间： 2022-06-12
上传用户：
FLASH实验-SPI学习目标：1、学会STM32硬件SPI2、学会对EN25Q64进行读写操作10.1 EN25Q64简介EN25Q64是华邦公司推出的大容量SPI FLASH产品，EN25Q64的容量为64M比特，也就是说有8M字节.EN25Q64将8M的容量分为128个块（Block），每个块大小为64K字节，每个块又分为16个扇区（Sector），每个扇区4K个字节.EN25Q64的最少擦除单位为一个扇区，也就是每次必除4K个字节。EN25Q64支持标准的SPI，还支持双输出/四输出的SPI，最大SPI时钟可以到80Mhz（双输出时相当于160Mhz，四输出时相当于320M），更多的EN25Q64的介绍，请参考EN25Q64的DAIASHEET.10.2 SPI简介从上面的简介我们知道，EN25Q64是使用SPI来通信的。那什么是SPI呢？SPI是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口，SPI接口主要用四根线进行通信：1，MISO：主设备数据输入，从设备数据输出。2，MOSI：主设备数据输出，从设备数据输入。3，SCLK：时钟信号，由主设备产生。4.CS：从设备片选信号，由主设备控制。而通常意义上，SPI的通信只用三根线就可以了，一根时钟线、一根输出、根输入。为了更好理解SPI的传输原理，我们来看一下SPI的内部结构：从图上可以有知道，SPI数据的传输过程其实是通过一个移位寄存器来完成的，主机将自己的移位寄存器的数据移出，同时从机的移位寄存器数据移入，同时将自己的数据移出。简单的来理解，就像将两个寄存器贴在一起，然后进行循环左移或者循环右移（SPI的传输可以选择先发送高位还是先发送低位。），直到两个寄存器的数据交换为止。而时钟信号SCLK就是控制传输速率的。STM32内部是给我们提供了一个SPI的外设的，那么我们就可以使用单片机的内部的SPI来控制EN25Q64了
上传时间： 2022-06-18
上传用户：
一． eMMC的概述eMMC (Embedded MultiMedia Card) 为MMC协会所订立的内嵌式存储器标准规格，主要是针对手机产品为主。eMMC的一个明显优势是在封装中集成了一个控制器， 它提供标准接口并管理闪存， 使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。这些特点对于希望通过缩小光刻尺寸和降低成本的NAND供应商来说，具有同样的重要性。二． eMMC的优点eMMC目前是最当红的移动设备本地存储解决方案，目的在于简化手机存储器的设计，由于NAND Flash 芯片的不同厂牌包括三星、KingMax、东芝(Toshiba) 或海力士(Hynix) 、美光(Micron) 等，入时，都需要根据每家公司的产品和技术特性来重新设计，过去并没有哪个技术能够通用所有厂牌的NAND Flash 芯片。而每次NAND Flash 制程技术改朝换代，包括70 纳米演进至50 纳米，再演进至40 纳米或30 纳米制程技术，手机客户也都要重新设计， 但半导体产品每1 年制程技术都会推陈出新， 存储器问题也拖累手机新机种推出的速度，因此像eMMC这种把所有存储器和管理NAND Flash 的控制芯片都包在1 颗MCP上的概念，逐渐风行起来。eMMC的设计概念，就是为了简化手机内存储器的使用，将NAND Flash 芯片和控制芯片设计成1 颗MCP芯片，手机客户只需要采购eMMC芯片，放进新手机中，不需处理其它繁复的NAND Flash 兼容性和管理问题，最大优点是缩短新产品的上市周期和研发成本，加速产品的推陈出新速度。闪存Flash 的制程和技术变化很快，特别是TLC 技术和制程下降到20nm阶段后，对Flash 的管理是个巨大挑战，使用eMMC产品，主芯片厂商和客户就无需关注Flash 内部的制成和产品变化，只要通过eMMC的标准接口来管理闪存就可以了。这样可以大大的降低产品开发的难度和加快产品上市时间。eMMC可以很好的解决对MLC 和TLC 的管理， ECC 除错机制(Error Correcting Code) 、区块管理(BlockManagement)、平均抹写储存区块技术 (Wear Leveling) 、区块管理（ Command Managemen）t，低功耗管理等。eMMC核心优点在于生产厂商可节省许多管理NAND Flash 芯片的时间，不必关心NAND Flash 芯片的制程技术演变和产品更新换代，也不必考虑到底是采用哪家的NAND Flash 闪存芯片，如此， eMMC可以加速产品上市的时间，保证产品的稳定性和一致性。
标签： emmc
上传时间： 2022-06-20
上传用户：jiabin
RFID（Radio Frequency Identification）中间件的设计与系统的多个层相关，如RFID电子标签的数据采集、标签数据管理、RFID系统安全等。对于不同层，不同的设计和实现被具体应用所采纳。然而，以这种方法设计出来的中间件就会缺乏一致性和灵活性，设计者不能够以一个统一的框架设计RFID中间件。面向服务的RFID中间件架构SOA（Service-oriented Architecture）是一种用于RFID各个应用领域软件开发的框架，它是一种以服务为中心的包含运行环境、编程架构风格在内的一套新的分布式软件系统构造方法和环境。使用SOA开发RFID中间件，能很好地改善软件设计中的整体性、灵活性和统一性。SOA是RFID中间件设计的基础，本文针对RFID中间件设计中存在的一些问题，如EPC编码的自动解析、RFID读写器的接入、RFID标签数据的交换或共享、RFID系统安全等，提出了面向服务的RFID中间件平台架构。本文用SOA的设计原则建立RFID中间件的软件构架，然后通过系统集成服务的方式——查询服务、调用服务和提供服务清晰地定义出RFID读写器管理服务、标签信息服务、RFID安全服务等。使其适合于不同的RFID应用，并且根据EPCglobal 标准实现EPC编码的自动解析，这样不仅有助于在不同平台间RFID标签数据的交换和集成，而且对于不同的应用降低了构建RFID系统的难度。
标签： rfid
上传时间： 2022-06-25
上传用户：
