搜索结果
找到约 7 项符合
BIST 的查询结果
VHDL/FPGA/Verilog BIST 电路IP核的VHDL语言源代码
BIST 电路IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。
电子书籍 用于SoC设计的DFT和BIST
用于SoC设计的DFT和BIST，讲解了在SOC设计中需要考虑的可测性设计问题
行业发展研究 A BIST (BUILT-IN SELF-TEST) STRATEGY FOR MIXED-SIGNAL INTEGRATED CIRCUITS
A BIST (BUILT-IN SELF-TEST) STRATEGY FOR
MIXED-SIGNAL INTEGRATED CIRCUITS
技术书籍 数字集成电路与嵌入式内核系统可测试性设计（影印版）
·书中包括的索引使你能够根据自己的需要，直接阅读你所关注的内容。主要内容包括：设计核心，关注嵌入核心和嵌入存储器；系统集成和超大规模集成电路的设计问题；AC扫描、正常速度扫描和嵌入式可测试性设计；内建、自测试、含内存BIST、逻辑BIST及扫描BIST；虚拟测试套接字和隔离测试 ·重用设计，包括重用和隔离测试；用V ...
电子书籍 数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践
数字存储器和混合信号超大规模集成电路
本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践，结合国际上关注的最新研究热点并参考大量的文献撰写的。全书共分三个部分。第一部分是测试基础，介绍了测试基本概念、测试设备、测试经济学和故障模型。第二部分是测 ...
技术资料 CPU可测试性设计
可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中，可测试性设计技术得到了广泛的应用。本文结合几款流行的 CPU，综述了可应用于通用 CPU 等高性能芯片设计中的各种可测试性方法，包括扫描设计 ...