Altera-<b>fpga-CPLD</b>

基于Altera FPGA CPLD的电子系统设计及工程实践

讲解到位，工程例子很全，适合下载学习。

标签： Altera FPGA CPLD 电子系统设计

上传时间： 2013-10-21

上传用户：lhll918
FPGA/CPLD与USB技术的无损图像采集卡

介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPCA/CPLD和USB技术，给出了硬件实现框图，同时给出了PPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。

标签： FPGA CPLD USB 图像采集卡

上传时间： 2013-10-29

上传用户：qw12
基于 FPGA 的 SDTV-HDTV 转换的研究与设计

一种采用Altera Cyclone Ⅲ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法.用图像插值技术,充分利用了原始图像,实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升,满足高清晰度电视格式的标准输出.整个上变换模块的复杂度低,易于硬件实现,完成了专用格式转换芯片的功能,在工程应用中有利于提高系统的集成度和灵活性.

标签： SDTV-HDTV FPGA 转换

上传时间： 2013-11-19

上传用户：jokey075
2级流水线实现的8位全加器的VHDL代码

2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD

标签： VHDL 流水线 8位全加器

上传时间： 2014-06-15

上传用户：zhanditian
ARM,DSP,FPGA的区别:详细介绍了ARM

ARM,DSP,FPGA的区别:详细介绍了ARM，DSP，FPGA/CPLD的异同。

标签： ARM FPGA DSP 详细介绍

上传时间： 2014-01-26

上传用户：aig85
fpga cpldXILINXCPLD-JTAG fpga cpldXILINXCPLD-JTAG

\fpga cpld\XILINXCPLD-JTAG \fpga cpld\XILINXCPLD-JTAG

标签： cpldXILINXCPLD-JTAG fpga

上传时间： 2013-12-24

上传用户：netwolf
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程

本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。

标签： VHDL 计数器仿真过程

上传时间： 2016-10-04

上传用户：Yukiseop
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制

标签： verilog hdl cpld 串口通讯 quartus

上传时间： 2022-02-18

上传用户：
FPGA篮球计分计时器_QuartusII_verilog

功能：计分员通过按键为两支队伍计分，每支队伍个对应一个按键，积分按键每按下一次对应队伍积分增加1（两分和三分需要按下两次和三次），数码管显示本节剩余时间和24s倒计时，分别对应一个按键来重置本节剩余时间和24s倒计时。使用说明：k1 k2分别是增加两队的分数 K3：重置单节时间 k4：重置24秒违例时间，reset是复位验证：经过睿智Altera助学FPGA开发板验证注意：本程序用到了LCD1602模块，所以需要在睿智开发板外接LCD1602模块，该开发板是自带LCD1602模块接口的，可以把LCD1602直接插上开发板。该工程有程序讲解视频，视频太大无法上传，可联系作者邮箱索要：865021481@qq.com

标签： fpga 篮球计分计时器

上传时间： 2022-07-06

上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（51）

VIP专区-嵌入式/单片机编程源码精选合集系列（51）资源包含以下内容：1. 上传一个带源代码的嵌入式实时多任务操作系统CMX.2. 数字钟可以说明的具体功能都在文件家中,请仔细参阅,希望大家可以相互学习,共同进步.3. i2c主模块的底层驱动,使用方便简单,可以用任何才c开发工具开发.4. Altare公司训练新人的练习题下载 FPGA/CPLD.5. 该系统是一个温度测控系统,传感器采用tlc549,内付有proteus的仿真图形,可以模拟外围电路,程序采用c,开发环境是keil c..6. 该程序是iic程序的测试程序.7. 该程序是了解51,想深入了解嵌入式系统的很好的实例!本程序对us/os ii实现了成功的移植.8. 智能电动小车.9. 本人写的51开发板的串口通信程序.10. cypress的an2131开发板原理图.11. 嵌入式软件模拟测试平台的设计与实现技术.12. 基于ARM和μCOS_II的电液比例控制系统的设计.13. VxWorks操作系统在S3C4510B上的移植.14. 基于Linux的嵌入式LCD设计.15. s3c44b0下外部中断测试程序。带有按键及串口显示。.16. ATMEL公司的AT91M55800芯片的开发板原理图.17. 用PIC16F877实现的基于Hoarder board的C源程序.18. 基于RM9200主芯片.19. 这是非常好的vhdl例子.20. 嵌式系统设计与实例开发实验教材1(清华大学出版社).魏洪兴、周亦敏编著基于S3C44B0的键盘扫描以及ＬＥＤ显示实验代码.21. wince下drve驱动测试程序大家学习使用.22. 用在COM和嵌入系统开发的示例性程序源码有详细的开发说明..23. 新闻发布系统.24. 这是基于altera的片上处理器nios 的一个IP电话终端的设计,来源altera的电子设计文章大赛..25. 一个使用Mscomm控件编写的串口通信软件.26. nRF24L01 software driver running on AT89C5131A micrcontroller..27. 关于电力自动化远动产品谣信、遥控的电路原理图.28. 电力自动化通讯通道中电话MODEM的原理图.29. 用c语言编写MP3 源程序.30. uc/os2.83最新源代码.31. 基于I2C的RTC（实时时钟)的小程序,用c编写的,实现的是年历功能.32. xml解析器（在niosII环境下用C语言开发的）.33. 基于CPLD的FSK信号发生器的设计.PDF.34. 基于CPLD的多功能信号发生器设计.PDF.35. CPU是S3C44B0X,是学习时可用来参考,很好的原理图.36. vte 是linux下的一款控制终端程序.37. 通过一个实例.38. wisgo7007的开发方案的原理图文件.39. 一款ccd摄像头的原理图设计.40. 这是单机测试串口发送和接收数据的程序,很简单啊!完成基本的串口工作.

标签： 液压系统消除方法

上传时间： 2013-06-02

上传用户：eeworm