Active-HDL
Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...
资源总数
809
Active-HDL 热门资料
查看全部 809 份 →采用Verilog HDL语言编写的多功能数字钟
采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，
2016-03-21
108
使用硬體描述語言HDL 設計硬體電路
使用硬體描述語言HDL 設計硬體電路，台湾人写的PPT讲义，非常不错。VHDL硬件设计入门学习。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等内容。
2014-01-22
107