虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

Verilog HDL语言设计的交通灯设计

Verilog HDL语言设计的交通灯设计

2017-02-02 121 Active-HDL

FPGA与PC串口通信的Verilog HDL 程序

FPGA与PC串口通信的Verilog HDL 程序

2016-11-16 68 Active-HDL

自己编写的一个verilog HDL小程序

自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过

2014-01-15 148 Active-HDL

Verilog HDL数字控制系统设计实例

Verilog HDL数字控制系统设计实例

2014-01-20 146 Active-HDL

Verilog-HDL程序设计实用教程收集

Verilog-HDL程序设计实用教程收集，内容丰富，设计技巧多样。

2017-06-22 117 Active-HDL

用verilog HDL编写的并串转换模块

用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

2014-10-10 70 Active-HDL

数字电子钟的Verilog HDL语言描述。

数字电子钟的Verilog HDL语言描述。

2014-01-12 117 Active-HDL

This book used in HDL language, the name is Advanced FPGA Design.

This book used in HDL language, the name is Advanced FPGA Design.

2014-01-31 56 Active-HDL