IP core of adder,8-bit width, three design concerpts with different effect.
IP core of adder,8-bit width, three design concerpts with different effect.
ASIX+CORE技术资料下载专区,收录315份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
IP core of adder,8-bit width, three design concerpts with different effect.
专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G -蓝牙系统技术规范-Core-v1.0B-英文.pdf
基于M CORE微控制器的嵌入式系统从应用的角度出发,全面介绍了构成嵌人式系统的微控制器的结构和常用支撑硬件的原理以及设计开发方法。本书共 24章,分为3大部分。第 1部分(第 1~14章)介绍具有 32位 RISC CPU核的M·CORE...
发现了C*Core国芯芯片中SCI发送与接受方波特率误差导致数据不匹配问题,分析了发送与接受方数据传输丢帧、误帧现象出现的根本原因,总结了SCI容限值与芯片主频及标准波特率之间规律,提出了解决问题的优化方案并通过C*Core C语言编写程序...
-- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0...
core 24 - H.264/MPEG-4 AVC codec - Copyleft 2005 - http://www.videolan.org/x264.html
Source code for REAL TIME RFID reader in ARM LPC2148.... Core is ARM7TDMI-S
verilog RISC8 cpu CORE 8位RISC CPU 内核源码(VERILOG 版)