移植到MCS51的uCOS_II。 1。在文件OS_CORE.C中OSMapTbl和OSUnMapTbl数组用于查表，所以应该放在code里。 增加code关键字。UCOS_II.H和OS_CORE.C。 2。OS_CFG.H堆栈大小MaxStkSize改为900。 3。OS_CPU_C.C的InitTimer0函数增加了关于开T0中断的解释。 允许T0中断，此时EA=0(51上电缺省值)，中断还不会发生，满足在OSStart()前不产生中断的要求。 4。修改中断处理流程，以便严密监视中断嵌套情况。每个中断进入后立即进行OSIntNesting+1原语操作。 5。增加printf函数的移植，支持灵活的数据显示。支持标准或长二进制/八进制/十进制/十六进制/无符号整数， 支持字符、字符串、浮点数、百分号％。其中，浮点数在整个范围内被完全支持，统一采用科学记数法显示。
标签： OSUnMapTbl OSMapTbl uCOS_II OS_CORE
上传时间： 2014-01-14
上传用户：daoxiang126
在《软件加密技术》这本书里看过PE文件各部分的详细解释之后，我也有了一个自己写PE文件分析器的的想法。虽然好的分析器不在少数，但对于一堆十六进制数，有些朋友可能不明白它代表什么意思。如果在程序里就可以将这些01序列转换成可以直接看懂得信息，那至少用户可以省去以后去查表的麻烦。怀着这样的想法，我仔细的研究了书中分析器PEInfo的源代码，我发现它没有提供信息转换的功能。 通过研究发现，PEInfo是通过PE文件在内存中的映象来获取文件信息的，我在想是否还有别的方法可以绕过将文件映象到内存这一步，直接读取文件信息。这样的方法只有直接读取磁盘上的PE文件，在磁盘上寻找所需要的文件信息。 在这里暂且不说这样的做法和内存映象法有什么优劣，我在此仅仅只是想找寻另一条解决问题的道路，并实现之。看完我的分析和源程序，大家自然知道孰优孰劣。
上传时间： 2014-01-07
上传用户：熊少锋
输入一个二进制数，能够它和十进制，十六进制的数相互转换，功能比较强大，适合于课程设计以及习题使用
上传时间： 2014-01-21
上传用户：225588
ADC0809芯片第0～7通道进行A/D转换程序。 ADC0809的AD通道6和电位器RW_1中输出端已经连接， ADC0809的AD通道7和电位器RW_2中输出端已经连接 按键盘6，调节RW_1电位器，在LED数码管显示 U×－XXH.YYYD通道号，十六进制，二进制 按键盘7，调节RW_2电位器，在LED数码管显示 U×－XXH.YYYD通道号，十六进制，二进制 全速运行程序
上传时间： 2014-09-01
上传用户：lingzhichao
汇编语言中，实现基本输入输出的代码，可以通过键盘输入，再在屏幕显示输入符号的十六进制表示
标签： 汇编语言
上传时间： 2015-09-26
上传用户：BIBI
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
Java写的一个能在二进制，八进制，十进制，十六进制格雷码之间自由转化的工具，学习数字电路的同学可能会喜欢。
上传时间： 2015-09-29
上传用户：chfanjiang
前几天刚下的一个ASP的AES源码 输入keySize密钥长度(128、192、256),Src明文字符串，Key密钥字符串, 明文字符串不能超过 &HFFFF长度,输出：密文十六进制字符串
上传时间： 2013-12-30
上传用户：561596
用C调用汇编子程序读扇区数据并建立存储文件，将扇区数据用十六进制显示在屏幕上
上传时间： 2015-10-17
上传用户：曹云鹏
简单调用就可以方便的使用计算机的串口，包含发送和接收，能够发送十六进制数和
上传时间： 2014-01-14
上传用户：rishian
