虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

AES<b>加密解密</b>

  • 一个加解密程序

    一个加解密程序,能够信息安全中的各种哦个加解密算法,对一些网络资源或信息进行加密解密的运算

    标签: 加解密 程序

    上传时间: 2013-12-17

    上传用户:xlcky

  • RSA公钥加密算法的c语言实现

    RSA公钥加密算法的c语言实现,包括随机数的选择,加密解密

    标签: RSA 加密算法 c语言

    上传时间: 2017-07-24

    上传用户:yph853211

  • DES加解密源码

    基于Android的DES加密解密实现

    标签: DES

    上传时间: 2015-04-24

    上传用户:jamqaz

  • 加密算法论文

    很有启发的加密解密相关论文,是基于位平面的,希望大家能有所启发

    标签: 加密 功率谱

    上传时间: 2015-05-21

    上传用户:ronlee2006

  • 凯撒加密算法

    用C#编写的凯撒加密算法的小程序,能进行简单的加密解密

    标签: 程序 C#

    上传时间: 2016-01-06

    上传用户:z123455

  • bf加密算法

    这个一个blowfish加密解密的完成算法,算法可以实现对64位字节加密功能,并且可以针对串加密

    标签: 加密算法

    上传时间: 2016-06-23

    上传用户:tiantian

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost

  • 基于DSPFPGA的数字电视条件接收系统

    这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系统进行总体设计,同时对系统各部分的硬件原理图进行详细设计,并进行 PCB设计。其次采用从上而下的设计方式,对FPGA实现的逻辑功能划分为各个功能模块,然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明:基于通用加扰算法(CSA)的加扰器模块,满足TS流加扰要求;块加密模块的最高时钟频率达到229.89MHz,流加密模块的最高时钟频率达到331.27MHz,对于实际的码流来说,具有比较大的时序裕量;DSP接口模块满足 ADSP BF-535的读写时序;包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程,充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证,并下载至ADSP BF-535评估板上运行。输出结果表明:有限域运算汇编语言编程的实现方式,其运行速度明显提高, 192位加法提高380个时钟周期,32位乘法提高92个时钟周期;ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词:条件接收,DSP,FPGA,ECC,AEs

    标签: DSPFPGA 数字电视 条件接收系统

    上传时间: 2013-07-03

    上传用户:www240697738

  • 应用密码学:协议、算法与C源程序

    ·【内容简介】本版密码学可谓当今该领域的经典之作,是现代密码学最全面的纵览。本书不仅描述了程序员和电子通讯专家如何利用密码学--即加密/解密技术来维护私人数据,而且还囊括了大量密码学算法与规则,给出了如何把这些算法和规则运用到密码软件中去的实用性建议,并以此展示了怎样利用它们来解决安全性问题。本书涵盖了实际密码学技术的最新发展。本版新书同时也展示了设计应用程序、网络和存储器系统的程序员是如何在他们的

    标签: 密码 协议 算法 源程序

    上传时间: 2013-05-16

    上传用户:3到15

  • 密码传奇:从军事隐语到电子晶片

    这是一本讲述加密解密技术和历史的科普书。

    标签: 密码 军事 电子 晶片

    上传时间: 2013-06-25

    上传用户:talenthn