一.基础理论锁相环路（Phase Locked Loop）是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下：当0，（1）与0：（1）相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态[2nrtto，e，.]的时间为1。。那么从1=1，的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间T，=1，-1，称为捕获时间。显然，捕获时间T，的大小不但与环路的参数有关，而且与起始状态有关。对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差8.（4）-Ao。。若Ao，超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带Ao，。
标签： 射频锁相环
上传时间： 2022-06-21
上传用户：
摘要：微弱信号检测是随着工程应用而不断发展的一门学科。近年来，微弱信号检测相关研究已经成为一个热点研究领域，具体表现在对微弱信号检测方法的探寻、对微弱信号检测系统的设计、对微弱信号检测仪器的研发。本文中主要研究了利用锁相放大器进行有用信号提取的微弱信号检测原理与实现方法。首先介绍了微弱信号检测的基本理论与常见的几种检测方法，重点介绍了利用数字锁相放大器进行信号检测的原理。在此基础上，结合数字锁相放大器的相关检测原理，给出了数字锁相放大器的整体设计方案，着重从相关检测原理算法和移相算法方面对数字锁相放大器的设计作了深入探讨。重点研究了采样频率与相关运算结果的关系，在设计的过程中先使用MATLAB进行算法上的模拟，从模拟结果发现参考信号为方波而采样频率与信号频率成一定关系时，系统相关运算存在固有误差。为减少该误差，提出了将动态采样率的方法引入数字锁相放大器设计中，运算发现动态采样的采样频率数越多，奇点产生的误差越少，有效地解决奇点问题。最后，使用LabVIEW对设计的系统进行仿真测试。测试结果表明该数字锁相放大器在信号幅度为5V、噪声标准差小于等于50时（SWR=.34.04dB），能有效地检测出频率为500kHz以下的信号，系统检测结果与理论计算值的相对误差基本不超过2%。
上传时间： 2022-06-18
上传用户：
三相可控整流电路的控制量可以很大，输出电压脉动较小，易滤波，控制滞后时间短，因此在工业中几乎都是采用三相可控整流电路。在电子设备中有时也会遇到功率较大的电源，例如几百瓦甚至超过1-2kw的电源，这时为了提高变压器的利用率，减小波纹系数，也常采用三相整流电路。另外由于三相半波可控整流电路的主要缺点在于其变压器二次侧电流中含有直流分量，为此在应用中较少。而采用三相桥式全挖整流电路，可以有效的避免直流磁化作用。实际中，由于三相相控桥式整流电路输出电压脉动小、脉动频率高、网侧功率因数高以及动态响应快，在中、大功率领域中获得了广泛应用，但是三相半波相控整流电路是基础，其分析方法对研究其他整流电路非常有益。
上传时间： 2022-06-22
上传用户：
Many applications require a clock signal to be synchronous, phase-locked, or derived fromanother signal, such as a data signal or another clock. This type of clock circuit is important in
上传时间： 2014-12-23
上传用户：qq21508895
采用CD4046和AD630设计了一个双相位锁相放大器,并进行了实验验证,实验验证结果表明,该放大器可以测量1 mA以下的交流电流,灵敏度为20 mV/mA,精度0.05%,是一种高精度、实用型锁相放大电路。
上传时间： 2013-12-08
上传用户：ming52900
基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se 分别表示售出相应的货物,同时输出的信号yuan, jiao代表找零,相应每个脉冲代表找零相应的硬币，上述输入和输出信号均是一个固定宽度的脉冲信号。
上传时间： 2016-07-12
上传用户：lanwei
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校 出版社：科学出版社 原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次： 版次：1 纸张：胶版纸 开本： 商品标识：8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为３位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器（bubble sorter）的电路设定 参考文献
上传时间： 2013-06-15
上传用户：龙飞艇
针对目前成品锁相放大器价格昂贵且体积大，传统窄带滤波法性能和灵活性差的特点，设计了基于锁相放大器原理的微弱信号检测电路。本电路采用单片机作为激励信号和参考信号的发生器，利用带关断引脚的运放实现相敏检波器，整个电路仅使用了5个运算放大器和一些阻容元件。实验表明，本电路能实现了从信噪比为0.1的被测信号中提取有用信号幅值的功能，测量误差控制在5%以内。由于本电路有实现简单和成本低的特点，稍加修改后可作为模块电路用到其他测量系统当中。
上传时间： 2014-12-23
上传用户：开怀常笑
为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实际工程应用需求。
上传时间： 2013-10-12
上传用户：Late_Li
结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案具有相位噪声低、频率控制灵活等优点，满足了实际工程应用。
上传时间： 2013-11-12
上传用户：jiwy
